实验二 CMO 集成逻辑门的逻辑功能与参数测试.doc

实验二 CMOS 集成逻辑门的逻辑功能与参数测试 一、实验目的 1、掌握CMOS 集成门电路的逻辑功能和器件的使用规则 2、学会CMOS 集成门电路主要参数的测试方法 二、实验原理 1、CMOS 集成电路是将N 沟道MOS 晶体管和P 沟道 MOS 晶体管同时用于一个集成电路中，成为组合二种沟道MOS 管性能的更优良的集成电路。CMOS集成电路的主要优点是： (1)功耗低，其静态工作电流在10－9A数量级，是目前所有数字集成电路中最低的，而TTL器件的功耗则大得多。 (2)高输入阻抗，通常大于1010Ω，远高于TTL器件的输入阻抗。 (3)接近理想的传输特性，输出高电平可达电源电压的 99.9％以上，低电平可达电源电压的0.1％以下，因此输出逻辑电平的摆幅很大，噪声容限很高。 (4)电源电压范围广，可在＋3V～＋18V 范围内正常运行。 (5)由于有很高的输入阻抗，要求驱动电流很小，约0.1μA，输出电流在＋5V 电源下约为 500μA，远小于TTL 电路，如以此电流来驱动同类门电路，其扇出系数将非常大。在一般低频率时，无需考虑扇出系数，但在高频时，后级门的输入电容将成为主要负载，使其扇出能力下降，所以在较高频率工作时，CMOS 电路的扇出系数一般取10～20。 2、CMOS 门电路逻辑功能 尽管CMOS 与TTL 电路内部结构不同，但它们的逻辑功能完全一样。本实验将测定与门CC4081，或门CC4071，与非门CC4011，或非门CC4001 的逻辑功能。各集成块的逻辑功能与真值表参阅教材及有关资料。 3、CMOS 与非门的主要参数 CMOS 与非门主要参数的定义及测试方法与TTL 电路相仿，从略。 4、CMOS 电路的使用规则 由于CMOS 电路有很高的输入阻抗，这给使用者带来一定的麻烦，即外来的干扰信号很容易在一些悬空的输入端上感应出很高的电压，以至损坏器件。CMOS 电路的使用规则如下： (1) VDD接电源正极，VSS接电源负极（通常接地⊥），不得接反。CC4000 系列的电源允许电压在＋3～＋18V范围内选择，实验中一般要求使用＋5～＋15V。 (2) 所有输入端一律不准悬空 闲置输入端的处理方法： a) 按照逻辑要求，直接接VDD（与非门）或VSS（或非门）。 b) 在工作频率不高的电路中，允许输入端并联使用。 (3) 输出端不允许直接与VDD或VSS连接，否则将导致器件损坏。 (4) 在装接电路，改变电路连接或插、拔电路时，均应切断电源，严禁带电操作。 (5) 焊接、测试和储存时的注意事项： a、电路应存放在导电的容器内，有良好的静电屏蔽； b、焊接时必须切断电源，电烙铁外壳必须良好接地，或拔下烙铁，靠其余热焊接； c、所有的测试仪器必须良好接地； 三、实验设备与器件 1、+5V 直流电源 2、双踪示波器 3、连续脉冲源 4、逻辑电平开关 5、逻辑电平显示器 6、直流数字电压表 7、直流毫安表 8、直流微安表 9、CC4011、CC4001、CC4071、CC4081、电位器 100K、电阻 1K 四、实验内容 1、CMOS 与非门CC4011 参数测试（方法与TTL 电路相同） (1)测试CC4011 一个门的ICCL，ICCH，IiL，IiH (2)测试CC4011 一个门的传输特性（一个输入端作信号输入，另一个输入端接逻辑高电平） (3)将CC4011 的三个门串接成振荡器，用示波器观测输入、输出波形，并计算出tpd值。 2、验证CMOS 各门电路的逻辑功能，判断其好坏。 验证与非门CC4011、与门CC4081、或门CC4071 及或非门CC4001 逻辑功能，其引脚见附录。 以CC4011 为例：测试时，选好某一个14P 插座，插入被测器件，其输入端A、B 接逻辑开关的输出插口，其输出端Y 接至逻辑电平显示器输入插口，拨动逻辑电平开关，逐个测试各门的逻辑功能，并记入表3－1 中。 3、观察与非门、与门、或非门对脉冲的控制作用。 选用与非门按图3－2(a)、(b)接线，将一个输入端接连续脉冲源（频率为20KHz），用示波器观察两种电路的输出波形，记录之。 然后测定“与门”和“或非门”对连续脉冲的控制作用。 五、预习要求 1、复习CMOS 门电路的工作原理 2、熟悉实验用各集成门引脚功能 3、画出各实验内容的测试电路与数据记录表格 4、画好实验用各门电路的真值表表格 5、各CMOS 门电路闲置输入端如何处理？ 六、实验报告 1、整理实验结果，用坐标纸画出传输特性曲线。 2、根据实验结果，写出各门电路的逻辑表达式，并判断被测电路的功能好坏。 spacing of 100mm. C, line line line nearby. D, spare wire unified terminal