通信原理实验02812new.docVIP

通信原理实验指导书 2010年9月 信号源介绍 一、数字信号源 CPLD可编程模块用来产生实验系统所需要的各种时钟信号和各种数字信号。它由CPLD可编程器件ALTERA公司的EPM240T100C5、下载接口电路和一块晶振组成。晶振JZ1用来产生系统内的32.768MHz主时钟。 信号源模块的电源开关为POWER1。 2、 各个输出端口介绍 CLK1：第一组时钟信号输出端口，通过拨码开关S4选择频率。 CLK2：第二组时钟信号输出端口，通过拨码开关S5选择频率。 FS：脉冲编码调制的帧同步信号输出端口。（窄脉冲，频率为8K） NRZ：24位NRZ信号输出端口，码型由拨码开关S1，S2，S3控制，码速率和第二组时钟速率相同，由S5控制。 PN：伪随机序列输出，码型为111100010011010，码速率和第一组时钟速率相同，由S4控制。 NRZIN：解码后NRZ码输入。 BS：NRZ码解复用时的位同步信号输入。 FSIN：NRZ码解复用时的帧同步信号输入。 3、信号源输出两组时钟信号，对应输出点为“CLK1”和“CLK2”，拨码开关S4的作用是改变第一组时钟“CLK1”的输出频率，拨码开关S5的作用是改变第二组时钟“CLK2”的输出频率。拨码开关拨上为1，拨下为0，拨码开关和时钟的对应关系如下表所示 表0-2 拨码开关 时钟 拨码开关