数字电子技术基础实验2.doc

实验四 集成触发器 实验时间： 实验时数：2学时 实验目的： 掌握触发器的性质触发器逻辑功能，触发方式 掌握触发器电路的测试方法数字实验箱 74LS00 二输入端四与非门 2片 CC4027 双上升沿J-K触发器 1片　　 基本RS触发器 实验难点： 灵活运用不同逻辑功能的触发器进行相互转换。 2．CC4027 （双上升沿J-K触发器）引脚图： 3．触发器的转换 实验内容： 1．用74LS00芯片中的两个双输入与非门构成一个基本RS触发器，在基本触发器R、S输入端加入不同的逻辑电平，记录其输出Q、Q’状况，验证其逻辑功能。加入不同的逻辑电平熟悉常用中规模数器的逻辑功能 掌握常用时序电路分析、设计及测试方法； 掌握计数、译码、显示电路的工作原理及其应用数字实验箱 74LS00 二输入端四与非门 2片 74LS90 异步二—五—十进制计数器 1片 CC4027 双上升沿J-K触发器 2片 74LS48 显示译码器 2片 共阴极七段显示器 2片 实验原理： 1．74LS90（异步二—五—十进制计数器）引脚图： 构成任意进制计数器原理图： 2．74LS290、74LS247及546R构成的计数、译码、显示实验如图 实验内容： 1．用JK触发器构成异步二进制计数器，画出电路连接图，测试逻辑功能，并自制表格进行记录。其中CP端选用手动单脉冲。 2．用74LS290构成8421 BCD码的十进制计数器，输出经74LS247 BCD—七段译码器/驱动器驱动546R七段显示器，用秒脉冲源信号作计数脉冲，观察显示器的变化，验证8421 BCD计数器的计数功能。74LS290构成进制计数器逻辑电路的分析与设计数字实验箱 74LS148 8线—3线优先编码器 1片 74LS279 四R-S锁存器 1片　74LS00 二输入端四与非门 1片 74LS48 显示译码器 2片 共阴极七段显示器 2片 实验原理： 1．数字抢答器总体方框图如图1所示为总体方框图。其工作原理为：接通电源后，主持人将开关拨到清零状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置开始状态，宣布开始抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作清除和开始状态开关。 2．抢答器电路设计设计电路如图2所示。电路选用优先编码器 74LS148 和锁存器 74LS297 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。工作过程：开关S置于清除端时，RS触发器的 R、S端均为0，4个触发器输出置0，使74LS148的优先编码工作标志端（图中5号端）＝0，使之处于工作状态。当开关S置于开始时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5），74LS148的输出经RS锁存后，CTR=1,RBO(图中4端) =1,七段显示电路74LS48处于工作状态，4Q3Q2Q=101,经译码显示为“5”。此外，CTR＝，使74LS148 优先编码工作标志端（图中5号端）＝１，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的 此时由于仍为CTR＝，使优先编码工作标志端（图中5号端）＝１，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。定时抢答器的总体框图如图 74LS148为8线－3线优先编码器， 功能表： 74LS279为四R-S锁存器，引脚图与功能表如下： 实验内容： 1．组装抢答器基本电路，以此来完成如下的基本功能： （1） 同时供8名选手比赛，分别用8个按钮S0 ~ S7表示。 （2）设置一个系统清除和抢答控制开关S，该开关由主持人控制。 （3）抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在七段数码管上显示选手号码。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。7 1