江璐EDA实验四.doc

一、系统设计说明 1、波形发生器的系统结构图 2、设计说明 （1）系统工作原理? 顶层文件SINGT.vhd在FPGA中实现，包含两个部分：波形发生器控制模块，即ROM的地址信号发生器，由6为计数器担任；六位计数器产生一个六位宽的地址，每个地址对应一个波形数据，六位对应64个波形数据，每个地址的发生即调用一个波形数据。地址发生器的时钟CLK的输入频率f0与每周期的波形数据点数，以及D/A输出频率f的关系是：f＝f0/6。两部分模块组合完成8位波形数据输出，经过数模转换，转换模拟的信号，然后在示波器上显示。 （2）波形发生器控制模块 6位二进制计数器（即64进制计数器）为地址发生器，产生地址数据，并输送到ROM相应的地址信号输入端，控制ROM的正弦波数据输出。 （3）波形数据存储模块（ROM） 波形数据存储模块ROM用于存储正弦波数据，每个数据都有对应的地址数据，从而当ROM接收到来自地址发生器的地址数据时，就输出相应地址的正弦波数据（正弦波数据由8位的二进制数表示）。当64个正弦波数据全部输出时为一个周期结束，从而返回初始状态从新计数输出正弦数据。 实验记录 1、电路原理图 2、顶层文件的程序 3、ROM元件 -- megafunction wizard: %ROM: 1-PORT% -- GENERATION: STANDARD -- VERSION: WM1.0 -- MODULE: altsyncram -- ============================================================ -- File Name: ROM78.vhd -- Megafunction Name(s): -- altsyncram -- -- Simulation Library Files(s): -- altera_mf -- ============================================================ -- ************************************************************ -- THIS IS A WIZARD-GENERATED FILE. DO NOT EDIT THIS FILE! -- -- 7.2 Build 151 09/26/2007 SJ Web Edition -- ************************************************************ --Copyright (C) 1991-2007 Altera Corporation --Your use of Altera Corporations design tools, logic functions --and other software and tools, and its AMPP partner logic --functions, and any output files from any of the foregoing --(including device programming or simulation files), and any --associated documentation or information are expressly subject --to the terms and conditions of the Altera Program License --Subscription Agreement, Altera MegaCore Function License --Agreement, or other applicable license agreement, including, --without limitation, that your use is for the sole purpose of --programming logic devices manufactured by Altera and sold by --Altera or its authorized distributors. Please refer to the --applicable agreement for further details. LIBRARY ieee; USE ieee.std_logic_1164.all; LIBRARY altera_mf; USE altera_mf.all; ENTITY ROM78 IS PORT(address : IN