- 1、本文档共58页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
5.4.1 STD总线概述及特点 STD总线的特点 1、在STD信号线排列规范中,把电源线与地线紧靠在一起排列,置于模板及插座的两边,便于减小阻抗、蔽隔杂散噪声干扰; 2、STD总线标准采用地址线与数据线复用技术,可以适应8位、16位多种微处理器,系统地址空间最高可达16MB。许多类型的微处理器引脚信号经过简单逻辑变换就可以与STD总线接口,总线接口简单可靠; 3、STD总线上设置有±5V、±12V等多种等级的电源线,可以给多种类型的模板提供电源,特别适合于高精度模拟量输入输出电路; STD总线只含56根信号线,总线上各信号有明确的时序关系,与其它总线标准相比,STD相对比较简单易学,容易掌握,应用面广; STD总线标准支持多微处理机系统; STD总线标准规定采用小型功能模板,每块模板的几何尺寸比较小,适用于存在机械振动的场合,且组织系统灵活。由于功能模板小,模板功能比较单一,在模板印刷板电路的设计中其电磁兼容性可达到较高水准,抗干扰能力强; 抗干扰 防振动 抑噪声 接口简单 支持 多微处理器 5.4.2 STD总线的信号及其定义 STD信号线分为数据总线、地址总线、控制总线、逻辑电源线、辅助电源线。 1、 数据总线(16根) 数据线为引脚7~14,加上8条地址线/数据线复用线16,18,20,22,24,26,28,30,共有16根数据总线,支持16位微处理器。 2、地址总线(24根) 地址线为引脚15-30,加上7~14引脚的数据线/地址线复用线,共24根,最大寻址空间高达16MB。 3、 逻辑电源总线(6根) 引脚1~6为逻辑电源总线。其中(1,2)为±5V电源线, (3,4)为地线。可以合并使用,以减小阻抗,接较大负载。(5,6)为两用端,可用来提供-5V逻辑偏压或者接电池电源及备用电源。 4、辅助电源总线(4根) 引脚53~56为辅助电源总线。它提供两根地线及±12V电源。辅助电源向模拟通道功能模板供电。 5、控制总线(22根):按功能可分为五组。 (1) 存储器与I/O端口读写控制线(6根) WR:写控制线;RD:读控制线。 IORQ:I/O请求,有效时地址线上为I/O端口地址。 MEMRQ:存储器请求。有效时表示地址线上为存储单元的地址。 IOEXP:I/O扩展:存储器扩展。用于扩展地址范围。当这两条线中某一条有效时,可以将另外一些信号线理解为地址线从而扩大地址范围,或者表示这时被访问的不是原来对应的存储区,而是访问一特殊区。 (2) 外设定时控制线(4根) STD总线适用于任何类型的8位/16位微处理器。STD总线中有4根外设定时控制线,使总线上微处理器与外设内的微处理器协调工作。 REFRESH:刷新信号。用于动态存储器刷新。在无刷新的系统中,该信号可以是任一专用存储器的控制信号。在只有静态存储器的系统中;该信号也可不用。它由现行主模板或分立的控制模板产生。 MCSYNC:机器周期同步信号。在微处理机的每一机器周期中出现一次,表明一个机器周期的开始。它由现行主模板产生。 STATUS0:状态控制信号0。它由现行主模板产生,向外设提供辅助时序信号。 STATUS1:状态控制信号1。它由现行主模板产生,向外设提供辅助时序信号。该信号有效表示指令的提取。 (3) 中断及总线控制线(6根) 控制线支持多微处理机及DMA的总线仲裁,进行中断控制。 BUSRQ:总线请求。由暂时主模板向永久主模板发出(经集电极/漏极开路门上总线)。 BUSAK:总线应答。由永久主模板发出。 INTRQ:中断请求。由STD总线系统中现时的其它模板产生,去请求中断(经集电极/漏极开路门上总线)。 INTAK:中断响应。由现时主模板产生,表示该主模板已准备好响应中断。对矢量中断,申请中断的从模板在有效期间应把中断矢量放在数据线上。 NMIRQ:不可屏蔽中断请求(经集电极/漏极开路门上总线)。它可由任何主模板和从模板产生。它是最高优先级中断。该中断请求不可屏蔽,将强迫主模板进入中断服务程序。但在响应时,主模板不理睬。 WAITRQ:等待请求(经集电极/漏极开路门上总线)。可由任何主模板或从模板产生。它将使现行主模板暂停并保持当时操作状态和地址线上有效地址,这正好用于在机器周期中插入等待周期。用于半同步总线使慢速存储器及单步运行可正常进行操作。 (4) 串行优先级链(菊花链)控制线(2根) 串行优先级链控制线用于中断优先级排队及总线请求排队。 PCO:优先级输出。 PCI:优先级输入。 按优先级高低,把优先级高的模板的PCO接优先级低的模板的PCI,由此形成菊花链。 (5) 时钟及复位控制线(4根) SYSRESET:系统复位(经集电极/漏极开路门上总线)。在
您可能关注的文档
最近下载
- 资本主义的发展历程(萌芽、制度确立、扩展)课件+++2024年湖南省中考二轮专题复习.pptx VIP
- 施耐德电气 SD328B 步进电机驱动器 产品手册.pdf
- J B-T 8975-2006 低压信号灯-机械行业标准规范.pdf VIP
- 医保支付方式改革—DRG与DIP.pptx
- 《10kV电杆结构部分计算书》.doc
- 《艺术学概论》随堂测验1-9答案.docx VIP
- 银行业防火演练方案.docx VIP
- 中医病历模板(腰突5).doc VIP
- Long-Term-Development-in-Sport-and-Physical-Activity-3.0体育运动中的长期发展.pdf
- 2023年陕西投资集团有限公司校园招聘考试笔试题库及答案解析.docx
文档评论(0)