数字电路3解析.ppt

译码输入，二进制编码0～7依次对应8个输出。 3线-8线译码器(74LS138) 八个输出端，低电平有效。 译码状态下，相应输出端为０； 禁止译码状态下，输出均为１。 ～ S1、 使能输入, 与逻辑。 EN = 1（ EN=0 ，禁止译码，输出均为１。 ) ，译码。 A0 ～A2 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 S3 S2 S1 0 1 2 3 4 5 6 7 BIN/OCT 0 1 2 G 7 0 EN 使能端的两个作用： （1）消除译码器输出尖峰干扰 EN端正电平的出现在A0～A2稳定之后； EN端正电平的撤除在A0～A2再次改变之前。 （2）逻辑功能扩展 例：用3线-8译码器构成4线-16译码器。 避免A0～A2在变化过程中引起输出端产生瞬时负脉冲。 例：用3线-8线译码 器构成4线-16线译 码器。 X0～X3：译码输入 E：译码控制 E=0，译码 E=1，禁止译码 X3～X0：0000～0111， 第一片工作 X3～X0：1000～1111 第二片工作 000～111 译码输入 0 0 1 0 0 0 000～111 译码输入 1 0 1 0 0 1 例：试用 74138和与非门构成一位全加器。 解:全加器的最小项表达式应为 （三）译码器的应用 Si = Ci+1 = Si Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 S3 S2 S1 0 1 2 3 4 5 6 7 BIN/OCT 0 1 2 G 7 0 EN Ci Bi Ai 1 Ci+1 8421BCD译码器 输入端 输出端 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 A0 A1 A2 A3 0 1 2 3 4 5 6 7 8 9 BIN/DEC 0 1 2 3 G 9 0 EN S3 S2 S1 利用译码器实现组合逻辑电路 例： 用译码器和门电路实现逻辑函数 = C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 S3 S2 S1 0 1 2 3 4 5 6 7 BIN/OCT 0 1 2 G 7 0 EN 1 F 输入数据 用译码器构成数据分配器 地址 选择码 多路数据 输出 D0 D1 D2 D3 D4 D5 D6 D7 A0 A1 A2 S3 S2 S1 0 1 2 3 4 5 6 7 BIN/OCT 0 1 2 G 7 0 EN D 1 （二）数字显示译码器 1.七段数码管 2.七段显示译码器 共阴极 共阳极 ：高电平亮 ：低电平亮 每一段由一个发光二极管组成。 输入：二—十进制代码 输出：译码结果，可驱动相应的七段数码管显示正确的数字。 显示译码器动画 七段译码器7448 BCD码输入信号 译码输出，高电平有效 本信号为低电平时， 熄灭。 当LT为低电平时， BI/RBI为高电平时， 试灯。 当LT为高电平， RBI为低电平时， 灭零。 在多个通道中选择其中的某一路，或多个信息中选择其中的某一个信息传送或加以处理。 数据选择器 多输入 一输出 选择 三、数据选择器 （一）分类：2选1、4选1、8选1、16选1。 双四选一数据选择器74153 三、数据选择器 （一）分类：二选一、四选一、八选一、十六选一。 双四选一数据选择器74153 使能端 输出端 数据 输入 公用控 制输入 S1 F1 F2 D10 D11 D12 D13 D20 D21 D22 D23 A0 A1 S2 D10 D11 D12 D13 D20 D21 D22 D23 74153 A0 A1 S2 S1 F2 F2 D8 D9 D10 D11 D12 D13 D14 D15 A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7 74151(2) A0 A1 A2 S S1 （1） F1 F1 D0 D1 D2 D3 D4 D5 D6 D7 A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7 74151(1) A0 A1 A2 S S 8选1数据选择器74LS151 八选一需3位地址码 （二）数据选择器的通道扩展 例：试用最少数量的8选1选择器扩展成16选1选择器。 将地址连接在一起 将两片的输出原端用或门连载一起，和非端用与门连接在一起。 F ≥1 F 1 A3 如果A3=0，则（1）片工作，根据A2～A0，从D7～D0中选择一路输出；如果A3=1，则（2）片工作，根据A2～A0，从D15～D8中选择一路输出。 （三）实现组合逻辑函数 例: 试用8选1数据