数字电路与逻辑设计4-2.pptVIP

　　第一步：将各函数写成最小项表达式，并进行变换。 　　若将输入变量A、B、C分别加到译码器的地址输入端A2、A1、A0，用与非门作为各函数的输出门，即可实现该多输出函数的逻辑电路。 * 　　第二步：分配变量，画逻辑图。 C B A BIN/OCT 7 6 5 4 3 2 1 0 1 2 4 STA STB STC 1 F3 F1 F2 图4-2-24 用译码器实现例4-9函数 　　思考：如果译码器输出为高电平有效，该如何实现？ * 　　５．采用全加器实现组合逻辑函数 　　若某一逻辑函数的输出恰好是输入代码所表示的数加上某一常数或另一组输入代码，可用全加器实现。 　　依题意：余3 BCD码是在8421 BCD码的基础上加上常数3(0011)，因此可采用4位全加器，8421 BCD码作为一组数据输入，另一组输入端接入常数(0011)，输出F3～F0即为余3 BCD码，从而实现了码制的转换。 　　例4-10　设计将8421 BCD码转换成余3 BCD码的码制转换电路。 ∑ A B C 0 3 P F0 F1 D 1 0 3 Q F2 CI 0 3 F3 ∑ CO 图4-2-25 用全加器实现例4-10电路 * 　　例4-11　用全加器实现两个１位8421 BCD码十进制加法运算。 解题指导 　　 1位8421 BCD码十进制数由4位二进制码组成，加法运算时是“逢十六进一”，而十进制数相加是“逢十进一”，二者之间进位差6。当十进制数需发生进位时，8421 BCD码的4位二进制数还差6才能使最高位发生进位；反之，如果8421 BCD码产生了进位，本位结果（和数）比十进制数也差6。因此，在计算结果中应加6进行修正。 　　解　根据分析，当8421 BCD相加有进位信号产生时，或和数在10～15之间时，应产生修正控制信号F，完成加6修正。 * ∑ A B 3 0 P F0 F1 3 0 Q F2 CI 3 0 F3 ∑ CO 图4-2-26 用全加器实现两个8421 BCD码加法 8 4 2 1 8 4 2 1 被加数 加数 ∑ 3 0 P 1 2 3 0 Q 4 CI 3 0 8 ∑ CO 8 4 2 1 8 4 2 1 1 F 进位 和 相加 修正判别 修正 * * 4.2.2　采用中规模集成器件实现组合逻辑函数 4.2　组合逻辑电路设计 4.2.1　采用小规模集成器件的组合逻辑电路设计 * 　　说明：有时由于输入变量的条件（如只有原变量输入，没有反变量输入）、采用器件的条件（如在一块集成器件上包含多个基本门）等因素，采用最简与-或式实现电路，不一定是最佳电路结构。 4.2.1 采用小规模集成器件的组合逻辑电路设计 　　１．设计步骤 概念：设计是分析的逆过程，即如何根据逻辑功能的要求及器件资源情况，设计出实现该功能的最佳电路。 逻辑功能要求 真值表 逻辑函数表达式 化简 变换 逻辑图 图4-2-1 组合逻辑电路设计步骤 * 　　２．例题讲解 　　例4-1　有一火灾报警系统，设有烟感、温感和紫外光感三种不同类型的火灾探测器。为了防止误报警，只有当其中有两种或两种类型以上的探测器发出火灾探测信号时，报警系统才产生报警控制信号，试设计产生报警控制信号的电路。 解题指导 　　依题意：探测器的火灾探测信号应为电路的输入，令A、B、C分别代表烟感、温感和紫外光感三种探测器的探测信号，“1”表示有火灾探测信号， “0”表示没有火灾探测信号； 　　最终是否产生报警信号为电路的输出，设为F， “1”表示产生报警信号， “0”表示不产生报警信号。 * 　　解 　　第二步： 根据电路设计对所使用器件的要求，将输出表达式变换成适当的形式。 　　第一步：列写真值表，求得最简与－或表达式。 1 1 0 0 1 1 0 0 B 1 0 1 0 1 0 1 0 C 1 1 1 0 1 0 0 0 F 0 1 1 1 1 0 0 0 A 表4-2-1 例4-1真值表 0 0 1 0 0 1 1 1 00 01 11 10 0 1 AB C 图4-2-2 例4-1卡诺图 与或式： 或与式： * 　　(1) 若采用与非器件，则变换成与非-与非表达式。 A B C F 　　(2) 若采用或非器件，则变换成或非-或非表达式。 　　(3) 若采用与或非器件，则变换成与或非表达式。 ≥1 A B C F ≥1 ≥1 ≥1 图4-2-4 例4-1或非结构逻辑图 A B C F 1 ≥1 1 1 图4-2-5 例4-1与或非结构逻辑图 图4-2-3 例4-1与非结构逻辑图 * 　　例4-2　在只有原变量输入，没有反变量输入条件下，用与非门实现函数F(A,B,C,D)=∑m(4,5,6,7,8,9,10,11,12,13,14)