Xilinx FPGA设计基础(VHDL版)课件第4章XilinxIP核.ppt

第4章 Xilinx IP核 4.1 Xilinx的IP介绍　　Xilinx FPGA设计中可用的IP核有两种，一种由Xilinx原厂设计，称为LogiCore；另一种由Xilinx的第三方合作伙伴设计，称为AllianceCore。在ISE的IP核生成工具中可以看到这些核。　　原厂设计的LogiCore有很多种，如用于数字信号处理的FIR滤波器、相关器，用于数学运算的累加器、全加器、乘法器、积分器和开方模块，用于存储数据的RAM、FIFO，还有PCI控制器等。大部分的LogiCore都是参数可配置的，这些核都经过了完整的测试，Xilinx公司提供了产品详细的使用说明和技术支持。 　　多数LogiCore都是免费的，设计者可以在Xilinx的软件中直接获取，但一些复杂的LogiCore在使用时需要经过授权。核在使用时与设计流程无关，既可以用于VHDL/Verilog语言的设计流程也可以用于原理图的设计，多数的EDA工具都支持LogiCore。　　第三方合作伙伴也有多种AllianceCore可供使用，如用于外设控制的DMA控制器、可编程中断控制器、通用串口控制器，用于通信和网络领域的ATM、RS编解码器，标准的接口控制器 PCMCIA控制器、USB控制器 等。多数的AllianceCore只能按照标准的输入/输出使用，不能进行参数配置，但这些固化的核都是针对于Xilinx