EDA技术实验报告 (7000字).docVIP

EDA技术实验报告 (7000字) ok3w_ads(“s004”); ok3w_ads(“s005”); 福建农林大学金山学院 课程名称：姓 名：系：专 业：年 级：学 号：指导教师：职 称：信息工程类 实验报告 EDA技术 信息与机电工程系 电子信息工程 年 月 日 实验项目列表 实验一 Quartus II 9.0软件的使用 1．实验目的和要求 本实验为验证性实验，其目的是熟悉Quartus II 9.0软件的使用，学会利用Quartus II 9.0软件来完成整个EDA开发的流程。 2．实验原理 利用VHDL完成电路设计后，必须借助EDA工具中的综合器、适配器、时序仿真器和编程器等工具进行相应的处理后，才能使此项设计在FPGA上完成硬件实现，并得到硬件测试，从而使VHDL设计得到最终的验证。 Quartus II是Altera提供的FPGA/CPLD开发集成环境，包括模块化的编译器，能满足各种特定设计的需要，同时也支持第三方的仿真工具。 3．主要仪器设备（实验用的软硬件环境） 实验的硬件环境是： 微机一台 GW48 EDA实验开发系统一套 电源线一根 十芯JTAG口线一根 USB下载线一根 USB下载器一个 实验的软件环境是： Quartus II 9.0软件 4．操作方法与实验步骤 利用Quartus II 9.0软件实现EDA的基本设计流程：创建工程、编辑文本输入设计文件、编译前设置、全程编译、功能仿真。 利用Quartus II 9.0软件实现引脚锁定和编译文件下载。 利用Quartus II 9.0软件实现原理图输入设计文件的编辑和产生相应的原理图符号元件。 5．实验内容及实验数据记录 1）新建工程（文本输入法） 2）新建工程（原理图输入法） 3）编译工程 选择如上菜单栏中的选项译工程。 4）时序仿真 选择如上菜单栏中的选项译工程。 5）下载程序 Tools-〉Programmer 6．实验数据处理与分析 1）任何一项设计都是一项工程（实验三中半加器、一位全加器以及8位全加器的设计都应该新建工程，不可在同一个工程中进行设计），不同的设计项目最好放在不同的文件夹中，而同一工程的所有文件都必须放在同一文件夹中。 2）新建一个文件夹时应特别注意文件夹名不能用中文，最好也不要用数字。 2）编译工程结果将提示是否有错误或是警告，错误需要修改，警告则根据具体情况进行修改。（常见警告一个是未定义的引脚模式-改为输入高电阻模式，另一 或者可通过Processing-gt;Start Complacation进行编或者可通过Processing-gt;Start Complacation进行编 个则是引脚未锁定，可在下载程序前再进行锁定） 3)时序仿真时候步骤： A、File-〉new file-gt;vector waveform file:新建波形文件 B、在波形文件下，右键单击选择Insert node or bus..进行节点的添加 C、Assignments-〉Setting-〉Simulator Setting：选择功能仿真functional D、电击仿真按钮进行仿真分析。 时序仿真时候注意点： ? 设置仿真时间区域。对于时序仿真来说，将仿真时间轴设置在一个合理的短 时间区域上十分重要。（由后续试验验证了此结论）通常设置的时间范围在数十微妙之间：选择Edit-gt;End Time ? 文件后缀名：.vwf 4）下载程序前应连接好下载线，开启电源，确保连线可用（我的电脑-）管理-〉设备管理器-〉串行通信端口）；其次在打开窗口中单击Hardware Setup，选择对应项；最后单击START进行下载，右上角有相关的下载进度提示，当提示为100%时候表示下载成功。 7．质疑、建议、问题讨论 通过本次实验，对Quartus II 9.0软件有了初步的认识，在实验的基础上基本掌握了利用Quartus II 9.0软件实现EDA的基本设计流程：创建工程、编辑文本输入设计文件、编译前设置、全程编译、功能仿真等。 实验二 用文本输入法设计2选1多路选择器 1．实验目的和要求 本实验为综合性实验，综合了简单组合电路逻辑、QuartusII的使用方法、