saber仿真模拟前序.doc

第二章 仿真模拟前序 在SaberSketch中画完电路图后，就可以对设计进行仿真了 指定顶级电路图 要用Saber对设计进行模拟，必须让SaberSketch知道设计中哪个电路图是最上层的，因为Saber在打开时只能有一个网表，所以在SaberSketch中只能指定一个顶级电路图。如果电路图不包含层次设计，SaberSketch会默认打开的电路图为顶级电路图，可以略过此步，否则，要用SaberSketch中Design>Use>Design_name来指定顶级电路图。 当指定顶级电路图后，SaberSketch在用户界面右下角显示设计名称，同时创建一个包含其它模拟信息和层次管理的文件（Design.ai_dsn）。如果电路图是层次的，SaberSketch会增加一个Design Tool（选择Tools>Design Tool或者点击工具栏中的Design Tool图标），如图2－1所示，可以用Design Tool来打开、保存、关闭层次图中的电路图，也可以在各个层次间浏览。虽然只指定一个顶级图，但仍可以打开、浏览层次图以外的其它电路图。 图2－1 Design Tool 网表 由于Saber不能直接读取电路图，必须通过网表器产生的网表来进行模拟。产生的网表器是一个ASCII文件，包含元件名、连接点和所有非默认的元件参数。要进行模拟时，只要网表中的连接不同于设计中的，SaberSketch会自动对设计进行网表化。例如：如果增加或修改一条连线，下次分析时，SaberSketch会自动对设计进行网表化并重新调入到Saber中。如果改变连线的颜色，再去进行分析，Saber将使用原有的网表，因为设计的连接没有改变。如果改变属性，SaberSketch会自动发送一条Alter命令到Saber中，改变内存网表，因而减少了重新网表化的需要。 设定网表器和Saber实施选项 只有第一次运行分析时，Saber才会创建网表并运行，在SaberGuide中进行分析之前，应验证网表器和Saber实施选项。 在SaberGuide中验证网表器（Edit>Saber/Netlister Setting），网表器用下面的选项创建网表，网表包含了电路的所有特性，如图2－2： 图2－2 网表器设置 Hypermodels：使模拟信号与数字信号匹配，如果没有制定Hypermodel，网表器将使用默认的理想的Hypermodel，其表现特点类似于CMOS技术，输出的默认理想的Hypermodel的表现类似于理想的电压源，其参考电压定义于Netlister/Basic标签的Power net name和Ground net name。 Map Files：使符号与它们相应的MAST模板匹配，MAST是能够被Saber模拟器读取的模型语言。已提供的模拟元件的Map Files能够自动调入网表器中，提供的Map Files必须位于saber_home/bin目录中，在Saber/Netlister Setting框中的Map Files中具体制定的匹配文件必须位于SABER_DATA_PATH环境变量制定的目录中。 设定Saber实施选项（Edit>SaberGuide Preferences），如图2－3所示。 图2－3 Saber实施选项 对设计进行模拟 在验证完网表器和Saber实施选项后，下一步将进行模拟，一般情况下，先要验证设计的功能。由于设计的电路是工作在理论条件下，所以要调节设计的参数，以减少设计成本和提高电路的可靠性。Saber软件包含了多种分析，在验证前选择合适的分析类型，分析前，SaberSketch会决定是否有必要重新生成网表，如果有必要，它将会重新生成网表。如果没有制定顶级电路就进行分析，将会提示制定顶级电路图或者取消分析，除非所设计的电路图是单层的。 验证设计功能 对所设计的功能，可在时域和频域上进行验证，Saber提供了以下的分析方法： 要验证设计在时域上的规范，可用瞬态分析来看系统在时间上的响应。傅立叶分析（Fourier analysis）和快速傅立叶分析（FFT analysis）将时域上的波形转变成频谱。 要验证设计在频域上的规范，用交流分析（AC analysis）来决定系统小信号频率响应，iFFT分析将频域的波形转换成时域上的波形。 直流传输分析（DC Transfer analysis）来扫描独立源和计算每个操作点的扫描值。 调节设计参数 Saber用下列方法来调节设计参数，如设计中的