14二输入异或门电路的VHDL设计.docVIP

重庆科创职业学院授课方案（教案） 课名： 教 师： 班级: 编写时间： 课题： 二输入异或门电路的VHDL设计 授课时数 2 教学目的及要求： 1.掌握二输入异或门的VHDL相关语法 2.熟悉用VHDL设计程序并进行软件和硬件设计 教学重点： Process语句的使用 教学难点： 设计多种方法的实现 教学步骤及内容 ： 一.复习旧课 二.新课 1.VHDL理论知识讲解，process 语句 2.设计任务：设计一个二输入异或门，a, b为数据输入端的端口名， y为输出。 3.设计过程： （1）输入设计项目并将其设为当前项目 （2）在文本编辑窗中设计输入二输入异或门的VHDL代码 方法一： library ieee; use ieee.std_logic_1164.all; entity xor2 is port a,b:in std_logic; y:out std_logic ; end xor2; architecture xor2_1 of xor2 is begin y a xor b; end xor2_1;? 旁批栏： 方法二： library ieee; use ieee.std_logic_1164.all; entity xor2 is port a,b:in std_logic; y:out std_logic ; end x