实验二频率计精讲.doc

实验二 Xilinx_ISE 软件使用与数字系统设计相关实验 实验目的 学习并理解 利用Xilinx IP核生成应用系统的原理。 学习并理解 Xilinx DDS核和除法器核。 学习并理解 波形发生器原理。 学习并理解频率计的原理。 实验条件 PC机 Xilinx ISE13.1 软件 USB下载线 Digilent Adept软件（2.0或更新版） Xilinx大学计划开发板Basys2 预习要求 阅读实验原理及参考资料，了解利用Xilinx IP核生成应用系统的原理，学习Xilinx DDS核和除法器核实现的基本原理，了解Xilinx DDS核和除法器核的基本用法，学习并理解利用可编程器件实现波形发生器与频率计的原理， 实验原理 1. Xilinx IP core基本操作? IP Core就是预先设计好、经过严格测试和优化过的电路功能模块，如乘法器、FIR滤波器、PCI接口等，并且一般采用参数可配置的结构，方便用户根据实际情况来调用这些模块。随着FPGA规模的增加，使用IP core完成设计成为发展趋势。 IP Core生成器（Core Generator）是Xilinx FPGA设计中的一个重要设计工具，提供了大量成熟的、高效的IP Core为用户所用，涵盖了基本单元、FPGA结构与特征、标准总线接口数字信号处理、汽车工业、通信等大类，从简单的基本设计模块到复