实验12选1多路选择器的设计案例.pptVIP

实验一 简单组合电路的设计 按照QUARTUSII应用向导给出的步骤，利用QUARTUSⅡ完成2选1多路选择器的文本编辑输入(mux21a.v)和仿真测试等步骤，给出仿真波形。最后在实验系统上进行硬件测试，实际验证本项设计的功能。 (1) 实验目的： 熟悉QUARTUSⅡ的Verilog HDL文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。 (2) 实验内容1： ENTITY mux21a IS PORT( a, b : IN BIT ; s : IN BIT; y : OUT BIT ) ; END ENTITY mux21a ; ARCHITECTURE one OF mux21a IS BEGIN y = a WHEN s = 0 ELSE b ; END ARCHITECTURE one ; mux21a的仿真波形 引脚锁定以及硬件下载测试。若目标器件是EPM7128SLC84-15(MAX7000S系列)，建议选实验电路模式5，用键1(PIO0，引脚号为4)控制s；a和b分别接clock5(引脚号为75)、clock0(引脚号为2)；输出信号y接扬声器spker(引脚号为81)。通过短