数字逻辑4-3-3组合电路中的险象消除案例分析.pptVIP

应用软件开发（C#） 第1章 C#程序设计基础 应用软件开发（C#） 第1章 C#程序设计基础 应用软件开发（C#） 第1章 C#程序设计基础 应用软件开发（C#） 第1章 C#程序设计基础 数字逻辑 第4章 组合逻辑电路 应用软件开发（C#） 第1章 C#程序设计基础 数字逻辑 章晓卿 上海交通大学继续教育学院 第4章 组合逻辑电路 4.1 组合电路的分析方法 4.2 组合电路的设计方法 4.3 组合电路中的险象问题 险象产生 险象判断 险象消除 1、用增加冗余项的方法消除险象 用卡诺图方法最为方便，检查出两个最小项之间没有被一个卡诺图圈圈在一起，则增加一个卡诺图圈将它们圈在一起。该卡诺图圈应代表质蕴涵项，在逻辑表达式中增加该与项。 组合逻辑电路险象消除 例1图所示电路，其输出函数表达式为： 组合逻辑电路险象消除 例图所示电路，其输出函数表达式为： 组合逻辑电路险象消除 例2 消除逻辑表达式为 的电路中可能产生的险象。 修改后的函数表达式为： 组合逻辑电路险象消除 2、增加惯性延时环节的方法消除险象 通常在输出端加RC电路的惯性延时环节（低通滤波器），可消除尖脉冲。如图所示。要求RC电路的时间常数τ=R·C大于尖脉冲的宽度，但也不能太大，否则，将影响电路