EDA报告：智竞赛抢答器.docVIP

燕 山 大 学 EDA课程设计报告书 题目： 智力竞赛抢答器 姓名：韩承姣、彭赛、袁广召 班级：电子信息工程2班 学号：120104020045 120104020046 120104020047 成绩： 一、设计题目及要求 题目名称：智力竞赛抢答器 要求： 1．10人参赛每人一个按钮，主持人一个按钮，按下就开始； 2．每人一个发光二极管，抢中者灯亮；同时用两位数码管显示抢中的选手编号（01号~10号），无人抢答时显示00。 3．有人抢答时，喇叭响两秒钟； 4．答题时限为10秒钟，从有人抢答开始，用一位数码管倒计时间，0、9、8…1、0；倒计时到0的时候，蜂鸣器响两秒。 5. 设置加分和扣分按钮，答对一题按一次加分键加2分，答错按一次扣分键扣1分；用两位数码管显示得分情况，注意：显示其中一名选手的得分即可。 二、设计过程及内容（包括总体设计的文字描述，即由哪几个部分构成 的，各个部分的功能及如何实现方法；主要模块比较详尽的文字描述，并配以必要的图片加以说明，但图片数量无需太多） 10人抢答电路模块 显示组号模块 倒计时模块 喇叭模块 分频模块 加减分模块 扫描电路模块 由上图可知我们的总电路由七个模块组成，下面来分别介绍一下它们 模块一：10人抢答电路模块 功能：该模块中主持人开关负责清零，平时状态下为低电平使74273芯片一直处于清零状态，抢答无效；当该开关为高电平时开始抢答，i号抢答后，相应的Qi会输出高电平，经过反相器后变为低电平，再经过与门后，与门输出变为低电平，该低电平与时钟信号相与之后仍为低电平，此时74273芯片停止工作，其他人抢答无效，第一轮抢答结束。使主持人开关处于低电平，为第二轮抢答做准备。（在电路图中的D触发器为防抖动电路） 电路图： 仿真结果： 仿真结果说明：当可以抢答时，10，9,8,7，都抢答，最终显示的是最先抢答的10号，其余抢答都没有效。 模块二：分频模块 功能：该模块利用3个74160芯片来构成0~365循环，当给进脉冲为366HZ时，该模块的输出进位1即为1HZ ，此时分频后信号的每个周期为1s，为以后10s倒计时做准备。（因为该模块原理简单不再附相应电路图） 模块三：喇叭模块 功能：当有人抢答时，T触发器的脉冲控制端由低电平变为高电平，此时T触发器触发，Q由0变为1，蜂鸣器开始发出响声，74160芯片开始工作进行0~2的循环，当输出端为0010时（此时QB输出为1），QB的输出经过反相器变为0作用在LDN端使芯片清零，同时到达T触发器的CLRN端使触发器清零，也使蜂鸣器停止发出响声。在该过程中蜂鸣器共响了两秒。（该电路中QB的输出端后经过的D触发器是为了滤除毛刺确保QB的输出端不再有其他状态。） 电路图： 仿真结果： 仿真结果说明： 8号抢答后，喇叭响了2秒。 模块四：组号显示 该图有10个输入端，8个输出端，中间由几个或门连接，一次只会有一个信号输入，当其中一个有信号输入时，通过几个或门，输出信号为二进制该组号，其中4个为个位，另外4个为十位。如：当7号有信号输入时，后方输出为0000 0111；当10号有信号输入时，后方输出为0001 0000。该图用来分别显示抢答的组号。 模块五：扫描器 该图由一个八进制，四个8位数据选择器，一个7448译码器，一个与非门组成，有一个时钟信号，。数据选择器上为各个需要选择的输入信号。数据选择器上有各个需要选择的信号输入段，当有时钟信号是，开始运作，八进制数输出S1、S2、S3由000开始运行，当到达111时，通过与非门信号输出0进入八进制器使重新从000开始运行。如当S1、S2、S3为010时，4个8位数据选择器上输入段A1、B1、C1、D1信号输入可以通过数据选择器接入到译码器中，通过译码器输出端的7个接口接到数码管上来显示这4个信号显示的数值。而S1、S2、S3输出接到数码管上的3个选择接口使数码管应该显示的数码管显示。 模块六：倒计时模块 倒计时模块要实现的功能为，从有人抢答开始，用一位数码管倒计时间，0、9、8…1、0；倒计时到0的时候，蜂鸣器响两秒。 要实现倒计时功能，则需要由74191组成的十