数字集成电路考试重点.docVIP

集成电路设计考点 填空题 NML和 NMH的概念，热电势，D触发器，D锁存器，施密特触发器。 低电平噪声容限：VIL-VOL 高电平噪声容限：VOH-VIH 这一容限值应该大于零 ? 热电势：两种不同的金属相互接触时，其接触端与非接触端的温度若不相等，则在两种金属之间产生电位差称为热电势。 ? ? MOS晶体管动态响应与什么有关？（本征电容P77） MOS晶体管的动态响应值取决于它充放电这个期间的本征寄生电容和由互连线及负载引起的额外电容所需要的时间。 本征电容的来源：基本的MOS结构、沟道电荷以及漏和源反向偏置PN结的耗尽区。 ? 设计技术（其他考点与这种知识点类似）P147 怎样减小一个门的传播延时： 减小CL：负载电容主要由以下三个主要部分组成：门本身的内部扩散电容、互连线电容和扇出电容。 增加晶体管的宽长比 提高VDD ? 有比逻辑和无比逻辑。 有比逻辑：有比逻辑试图减少实现有一个给定逻辑功能所需要的晶体管数目，但它经常以降低稳定性和付出额外功耗为代价。 这样的门不是采用有源的下拉和上拉网络的组合，而是由一个实现逻辑功能的NMOS下拉网络和一个简单的负载器件组成。 无比逻辑：逻辑电平与器件的相对尺寸无关的门叫做无比逻辑。 有比逻辑：逻辑电平是由组成逻辑的晶体管的相对尺寸决定的。 ? 时序电路的特点：记忆功能的原理： （a）基本反馈；（b）电容存储电荷。 ? 信号完整性。（电荷分享，泄露） 信号完整性问题： 电荷泄露 电荷分享 电容耦合 时钟馈通 ? 存储器与存储的分类 按存储方式分 　　随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。 　　顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关。 按存储器的读写功能分 　　只读存储器(ROM)：存储的内容是固定不变的，只能读出而不能写入的半导体存储器。 　　随机读写存储器(RAM)：既能读出又能写入的半导体存储器。 按信息的可保存性分 　　 非永久记忆的存储器：断电后信息即消失的存储器。永久记忆性存储器：断电后仍能保存信息的存储器。按存储器用途分 　　根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等? ? ? ? 简答题 集成电路发展的特点: 体积愈来愈小，重量轻，引出线和焊接点少 寿命长 可靠性高 性能好且成本低便于大规模生产 工作电压也越来越低，能耗也变小、集成度愈来愈高。 P181“大扇入时的设计技术”。 设计者在进行设计时可以采取多种技术来降低大扇入电路的延时： 调整晶体管尺寸 逐级加大晶体管尺寸 重新安排输入 充足逻辑结构 ? ? 简述集成电路工艺中典型的光刻步骤及其相互关系。（P28） 光刻的步骤： 氧化层 涂光刻胶 光刻机曝光 光刻胶的显影与烘干 酸刻蚀 旋转、清洗与干燥 各种工艺加工步骤：（扩散与离子注入、淀积、刻蚀、平面化 ） 去除光刻胶（即“沙洗”） ? 什么是多晶自对准工艺，有哪些优点？（P32） 在掺杂之前形成图形的多晶硅栅实际确定了沟道区的确切位置，从而也确定了源区和漏区的位置，这一过程称为自对准工艺。 优点：它使源和漏这两个区域相对于栅具有非常精确的位置，而且有助于减少晶体管中的寄生电容。 ? CMOS逻辑门特性： 全摆幅、无比性、低输出阻抗、高输入阻抗、无静态功耗、高噪声 ? 伪NMOS门的优点（100字） 设计简单、占用面积小、速度快、功耗小 伪NOMS的显著优点是：减少了晶体管的数目，（由CMOS的2N减少为：N+1）该门额定输出高电平为Vdd ? ? ? 传输管逻辑的优点是什么？有哪些缺点，解决的办法是什么？ 优点：通过允许原始输入驱动栅端和源漏端来减少实现逻辑所需要的晶体管数目，即需要较少的晶体管来实现给定的功能。 ? 表现出较低的开关功率 ? 由于减小了电压的摆幅，传输管需要较少的开关能量来充电一个节点。 缺点：对于一个NMOS器件，其在传输0时很有效，但在上拉一个节点至VDD时性能很差，因为中间有阈值电压将Vth，即其充点只能到达：VDD-Vth。 ? 一个纯传输逻辑门是不能使信号再生的。经过许多连续的级后可以看到信号逐渐减弱。 ? 当输出为高电平时，会消耗静态功率。 ? 解决的方法：可以插入一个CMOS反相器来弥补。 ? ? ? 什么是时钟馈通，有何危害？(P215) 它是由在预充电器件的时钟输入和动态输出接点之间的电容耦合引起的效应。 ? 时钟馈通的危害在于： 它可能使预充电管正常情况下的反偏结二极管变为正向偏置。这会使电子注入到衬底中，它们可能为附近处于“1”（高电平）状态的高阻抗接点所收集，最终导致出错,或产生CMOS闩锁。 ? ? 写出ASIC,FPGA和CPLD英文全称和中文名称。 ASIC ：Applicat