电子线路课程设计分析.docVIP

1. 数字钟电路的设计 设计内容：用74LS160设计两个60进制电路进行“分”和“秒”的计数，一个24进制进行“时”的计数;用十六进制显示数码管显示计数。 选用器件：（1）.14LS160 （20.函数信号发生器 （3）.十六进制数码显示管 分析： 1. 数字钟的“秒”“分”信号电路都由六十进制计数器构成，“时”信号产生电路为二十四进制计数器。利用74LS160芯片的置数功能。74LS160内含一个四位二进制异步清除计数器，所以用2片160构成六十进制. A、B、C、D接低电平，个位与十位的QA、QB、QC、QD同接入同步置零端，用与非门设定个位进位为1001，十位为0101。再使两输出端接十六进制显示器。“时”的进制与显示相同。当计数器输出“0101”、“1001”和“0010”、“0011”时，同过们电路形成置零脉冲，是计数器置零。图1.1为秒、分计数器。 74LS160结构 六十进制接线图 2.秒脉冲信号 函数信号发生器接CLK端，函数信号发生器的中间接地。74LS160的EP、ET、CLR端全部接高点平。 秒脉冲发生器 3.秒向分、分向时进位时，由门电路的进位输出端通过非门形成上升沿脉冲信号使下一级计数器开始工作。 完整电路图 仿真结果： 电路最终能够正常进行计时。 仿真中的问题： 在这次