毕设论文—cmos高速锁相环的研究与设计 .docVIP

毕 业 设 计 设计题目：CMOS高速锁相环的研究与设计 系 别： 信息工程系 班 级： 电子信息工程 姓　 名： 指 导 教 师： 年6月10日CMOS高速锁相环的研究与设计 摘 要 在现今电子信息高速发展的时代，通信等技术变得越来越重要。锁相环作为一种能够跟踪输入信号的闭环自动相位控制系统，因其电路结构简单，性能优越等特点，现在被广泛应用于无线电通信、雷达、流体力学等众多领域。 本文介绍了一种高速锁相环的设计方法。本文设计的锁相环采用当前主流的电路结构—数模混合结构的电荷泵锁相环。锁相环路中的鉴频鉴相器采用RS锁存器实现鉴频/鉴相功能，有效地提高了整个电荷泵锁相环对相位变化的灵敏度。电荷泵电路也做了一定的改进，性能更为优越。压控振荡器采用常用的环形振荡器结构，采用电流驱动逻辑（CSL）电路作为缓冲单元。分频器采用单相时钟TSPC逻辑实现。论文从系统设计角度出发对电荷泵锁相环的工作原理、数学模型及基本性能多做了详细的分析。 该电荷泵锁相环采用0.13μmCMOS工艺实现。利用Tanner软件进行各模块、整体电路的设计，及版图