第2章修改.pptVIP

* 第2章 微处理器结构 第2章 微处理器结构 2.1 微处理器的发展概况(自学) 2.2 微处理器的功能结构 习题2 2.2 微处理器的功能结构 2.2.1 微处理器的典型结构 微处理器的结构如图2.1所示，微处理器主要由三部分组成: (1) 运算器：包括算术逻辑单元(ALU)，用来对数据进行算术和逻辑运算，运算结果的一些特征由标志寄存器储存。 (2) 控制器：包括指令寄存器、指令译码器以及定时与控制电路。根据指令译码的结果，以一定时序发出相应的控制信号，用来控制指令的执行。 2.1 微处理器的发展概况(自学) (3) 寄存器阵列：包括一组通用寄存器和专用寄存器。通用寄存器用来临时存放参与运算的数据，专用寄存器通常有指令指针IP(或程序计数器PC)和堆栈指针SP等。 在微处理器内部，这三部分之间的信息交换是采用总线结构来实现的，总线是各组件之间信息传输的公共通路，称为“内部总线”(或称“片内总线”)，用户无法直接控制内部总线的工作，因此内部总线是透明的。 图2.1 微处理器的典型结构 2.2.2 Intel 8086微处理器功能结构 1. 8086 CPU的内部结构 1) 总线接口单元(BIU) 它提供了16位双向数据总线、20位地址总线和若干条控制总线，其具体任务是：负责从内存单元中预取指令，并将它们送到指令队列缓冲器暂存。 图2.2 8086 CPU内部结构示意图 图2.3 物理地址形成过程 (1) 地址加法器和段寄存器 (2) 16位指令指针IP(Instruction Pointer) 指令指针IP用来存放下一条要执行指令在代码段中的偏移地址，它只有和CS相结合，才能形成指向指令存放单元的物理地址。在程序运行中，IP的内容由BIU自动修改，使它总是指向下一条要取的指令在现行代码段中的偏移地址。程序没有直接访问IP的指令，但通过某些指令可以修改它的内容。 (3) 指令队列缓冲器 该队列寄存器按“先进先出”的方式工作，并按顺序取到EU中执行。其操作遵循下列原则： ① 每当指令队列缓冲器中存满一条指令后，EU就立即开始执行。 ② 每当BIU发现队列中空了两个字节时，就会自动地寻找空闲的总线周期进行预取指令操作，直到填满为止。 ③ 每当EU执行一条转移、调用或返回指令后，则要清除指令队列缓冲器，并要求BIU从新的地址开始取指令，新取的第一条指令将直接经指令队列缓冲器送到EU去执行，并在新地址基础上再作预取指令操作，实现程序段的转移。 由于BIU和EU是各自独立工作的，在EU执行指令的同时，BIU可预取下面一条或几条指令。因此，在一般情况下，CPU执行完一条指令后，就可立即执行存放在指令队列中的下一条指令，而不需要像以往的8位CPU那样，采取先取指令，后执行指令的串行操作方式。 (4) 总线控制逻辑电路 2) 执行单元EU 执行单元中包含一个16位的运算器ALU、八个16位的寄存器、一个16位标志寄存器FLAGS、一个数据暂存寄存器和执行单元的控制电路，这个单元进行所有指令的解释和执行，同时管理上述有关的寄存器。 (1) 算术逻辑运算单元(ALU) (2) 标志寄存器(FLAGS) (3) 运算暂存器 (4) 通用寄存器组 (5) EU控制电路 2. 8086 CPU的内部寄存器 图2.4 8086 CPU内部寄存器 ? 数据寄存器 ? 指针与变址寄存器 AX AH AL SP ? BX BH BL BP ? CX CH CL SI ? DX DH DL DI ? ?? 段寄存器 ? ? ? 指令指针与标志寄存器 CS ? IP ? DS ? FLAGS ? ES ? ? ? SS ? ? ? 1) 通用寄存器 通用寄存器又称数据寄存器，既可作为16位数据寄存器使用，也可作为两个8位数据寄存器使用。当用作16位时，称为AX、BX、CX、DX。当用作8位时，AH、BH、CH、DH存放高字节，AL、BL、CL、DL存放低字节，并且可独立寻址。这样，4个16位寄存器就可当作8个8位寄存器来使用。 段寄存器共有4个CS、DS、SS、ES。代码段寄存器CS表示当前使用的指令代码可以从该段寄存器指定的存储器段中取得，相应的偏移值则由IP提供；堆栈段寄存