汇编语言第2章PPT.ppt

目的： 了解微处理器的一般构成及工作原理； 深入理解8086/8088微处理器的结构特点、引线、内部寄存器功能及工作时序； 理解总线的一般概念； 了解常用的系统总线和外设总线标准。 §2.1 微型机概述 微处理器的功能 进行算术运算和逻辑运算； 对指令进行译码、寄存并执行所规定的操作； 具有与存储器和I/O接口进行数据通信的能力； 少量数据的暂存； 提供系统所需要的定时和控制信号； 能够响应输入输出设备发出的中断请求。 微处理器的一般构成 运算器 控制器 内部寄存器组 §2.2 8086/8088微处理器 一. 8086/8088 CPU的特点 1、采用并行流水线工作方式 —— 通过设置指令预取队列实现 2、对内存空间实行分段管理 —— 将内存分为4个段并设置地址段寄存器，以实 现对1MB空间的寻址 3、支持多处理器系统 指令执行的一般过程： 取指令 指令译码 读取操作数 执行指令 存放结果 串行和并行方式的指令流水线 串行工作方式： 控制器和运算器交替工作，按顺序完成上述指令执行过程。 并行工作方式： 控制器和运算器可同时工作，即取指令操作与执行指令操作可重叠地进行，从而加快了程序的运行速度。 串行工作方式 8088/8086以前的CPU采用串行工作方式： 并行工作方式 8088CPU采用并行工作方式 2、对内存空间实行分段管理 8088可工作于两种模式下 最小模式 最大模式 最小模式为单处理器模式，控制信号较少，一般可不必接总线控制器。 最大模式为多处理器模式，能够支持系统总线上的多个处理器，控制信号较多，须通过总线控制器与总线相连。 最小模式下的连接示意图 最大模式下的连接示意图 两种工作模式的选择方式 8088是工作在最小还是最大模式由MN/MX端状态决定。MN/MX=0工作于最大模式，反之工作于最小模式 引脚定义的方法可大致分为： 每个引脚只传送一种信息（RD等）； 引脚电平的高低不同的信号（IO/M等）； CPU工作于不同方式有不同的名称和定义（WR/LOCK 等）； 分时复用引脚（AD7——AD0 等） ； 引脚的输入和输出分别传送不同的信息（RQ/GT） 主要引线（最小模式下） 地址线和数据线： AD7--AD0：低8位地址和数据信号分时复用。在传送地址信号时为单向，传送数据信号时为双向。 A19/s6--A16/s3：高4位地址信号，分时复用。 A15--A8 ：输出8位地址信号。 主要的控制和状态信号 WR： 写信号； RD： 读信号； IO/M：为“0”表示访问内存， 为“1”表示访问接口； DEN： 数据允许信号，低电平有效时，允许进行读/写操作； ALE: 地址锁存信号，高电平时表明CPU上有有效地址。 例： 当WR=1，RD=0，IO/M=0时， 表示CPU当前正在进行读存储器操作 中断请求和响应信号 INTR：可屏蔽中断请求输入端，这个引脚上的中断请求信号，可以用软件进行屏蔽。 NMI：非屏蔽中断请求输入端，上升沿出发，不能用软件屏蔽。 INTA：中断响应输出端，是CPU对INTR的响应。 总线保持信号 HOLD：总线保持请求信号输入端。当CPU 以外的其他设备要求占用总线时， 通过该引脚向CPU发出请求。 HLDA：总线保持响应信号输出端。CPU对 HOLD信号的响应信号。 三、8086/8088 CPU的内部结构 8086/8088 内部都是由两部分组成： 总线接口单元（BIU）（Bus Interface Unit） 执行单元（EU）（Execution Unit） 总线接口单元BIU包括 总线接口单元BIU的功能 执行单元(EU)包括 运算器 8个通用寄存器 1个标志寄存器 EU部分控制电路 执行单元(EU) 功能 指令译码 指令执行 暂存中间运算结果 保存运算结果特征 结论 指令预取队列的存在使EU和BIU两个部分可同时进行工作，从而 提高了CPU的效率； 降低了对存储器存取速度的要求 8086/8088的内部寄存器 含14个16位寄存器，按功能可分为三类 8个通用寄存器 4个段寄存器 2个控制寄存器 通用寄存器 数据寄存器（AX，BX，CX，DX） 地址指针寄存器（SP，BP） 变址寄存器（S