集成电路课程实践报告-基于verilog数字钟系统电路设计.docVIP

  • 36
  • 0
  • 约 30页
  • 2016-11-26 发布于贵州
  • 举报

 集成电路课程实践报告-基于verilog数字钟系统电路设计.doc

 集成电路课程实践报告-基于verilog数字钟系统电路设计

Wuhan University Of Technology 集成电路课程实践报告 学 院: 信息工程学院 专 业:   物理电子学   课 题: 基于verilog数字钟系统电路设计 指导老师: 吴友宇  2012年 1月 10日 目录 目录 2 摘要 3 关键词 3 Abstract 3 Key words 3 第1章 前言 4 1.1概述 4 1.2 课题设计基本内容 4 1.2.1 课题设计技术要求 4 1.2.2 课题设计结构 5 第2章 EDA与Verilog HDL简介 7 2.1 EDA技术 7 2.1.1 EDA技术特征 7 2.1.2 EDA技术设计流程 7 2.2 硬件语言描述(Verilog HDL) 8 2.2.1 Verilog HDL设计方法介绍 8 2.2.2 Verilog HDL设计方法优势 8 2.2.3 数字IC设计流程 9 第3章 数字钟系统设计 11 3.1 系统需求 11 3.2 数字钟工作原理 11 3.3 各组成模块原理 12 3.3.1 主控电路模块 14 3.3.2 分频电路模块 14 3.3.3 时间以及设置模块 16 3.3.

文档评论(0)

1亿VIP精品文档

相关文档