PWM调整LE亮度设计报告.docVIP

EDA技术基础 PWM调整LED亮度 选做试验 电子信息科学与技术 物电学院 2011-06-24 PWM调整LED亮度设计 一．实验任务 学习PWM原理，用Verilog硬件描述语言设计PWM逻辑电路，实现PWM信号占空比可调，通过按键调整PWM信号的占空比，将此PWM信号输出驱动发光二极管，观察不同占空比时发光二极管的亮度如何变化。 在实验箱上实现按键调整发光二极管亮度，数码管显示PWM信号的占空比。 具体要求：将输入数字信号转化为输出模拟信号，利用脉宽调制来实现二极管的亮度调节。按下s1（不松手），二极管逐渐变暗，暗到一定程度，突然变亮，再循环，按下s2（不松手），二极管逐渐变亮，亮到一定程度，突然变暗，再循环。 二．方案论证 实验原理图为 三、实验思路 调节时钟脉冲的占空比，输出脉冲频率一定，输出脉冲的占空比越大相当于输出的有效电平越大，可将数字量转化为模拟量。 基于这种思路可先将输入的一定计数周期T（相当于一个常量）的标准时钟脉冲变为一个高低电平占空比不一致的非标准脉冲（包含一个高电平、一个低电平），可用另外一个计数器Q来控制高低电平的占空比，随着Q的增大高电平的占空比随时间逐渐增大（或减小），而低电平随时间逐渐减小（或增大）。但这个脉冲周期T是一定的。随着T个数的增加便能得到一个高电平的占空比随时间逐渐增大（或减小），而低电平随时间逐渐减小（或增大）的非标准的时钟脉冲。由于时钟脉冲的高低电平的占空比随时间有规律、有方向的变化，这样可实现二极管的亮度缓慢变化。 四、实验步骤及代码 99计数器的计数模块代码为 module counter(clk,clr,Q); input clk,clr; output [7:0]Q; reg [7:0]Q; always @(posedge clk or negedge clr) begin if(!clr) begin Q=0;end else begin if(Q[3:0]==9) begin if(Q[7:4]9) begin Q[7:4]=Q[7:4]+1; Q[3:0]=0;end else begin Q[7:0]=0;end end else begin Q[3:0]=Q[3:0]+1;end end end endmodule 而通过按键可调的计数器模块的代码为： module c9(clk,clr,kup,kdw,Q,clk); input clr,clk; input kup,kdw; output [7:0]Q; reg [7:0]Q; wire clka,clkb,clkc,clkd,newclk; assign clka = clk; LCELL AA(clka,clkb); LCELL BB(clkb,clkc); LCELL CC(clkc,clkd); LCELL DD(clkd,newclk); always @(posedge newclk or negedge clr) begin if(!clr) begin Q[3:0]=4H0;Q[7:4]=4H5;end else begin if(kup)begin if(Q[3:0]==4H9) if(Q[7:4]==9) begin Q[7:4]=4H0;Q[3:0]=4H0;end else begin Q[7:4]=Q[7:4]+4H1;Q[3:0]=4H0;end else Q[3:0]=Q[3:0]+4H1; end else begin Q[3:0]=Q[3:0];Q[7:4]=Q[7:4];end if(kdw)begin if(Q[3:0]==4H0) if(Q[7:4]==4H0) begin Q[7:4]=4H9;Q[3:0]=4H9;end else begin Q[7:4]=Q[7:4]-1;Q[3:0]=4H9;end