数字电子钟逻辑电路设计.doc

课程设计名称： 电子技术课程设计 题 目： 学 期：20-2013学年第2学期 专 业： 班 级： 姓 名： 学 号： 指导教师： 辽宁工程技术大学 课 程 设 计 成 绩 评 定 表 评 定 标 准 评定指标 标准 评定 合格 不合格 单元电路及 整体设计方案 合理性 正确性 创新性 仿真 是否进行仿真 技术指标或性能符合设计要求 有完成结果 设计报告 格式正确 内容充实 语言流畅 标准说明：以上三大项指标中，每大项中有两小 项或三小项合格，视为总成绩合格。 总成绩 日期 年月日 1Hz标准秒信号。 2. 秒、分为00～59六十进制计数器。 3. 时为00～23二十四进制计数器。 4. 周显示从1～日为七进制计数器。 5. 可手动校时：能分别进行秒、分、时、日的校时。 6. 有整点报时功能。 三、设计计划 电子技术课程设计共1周。 第1天：查找相关资料； 第2天：确定总体方案； 第3天：器件选择； 第4天：设计硬件电路； 第5天：整理报告。 四、设计要求 1．2．画出整个系统电路原理图．．目录 综述 1 1 系统原理 2 2 方案设计与分析 3 2.1 时间脉冲产生电路 3 2.2 分频器电路 4 2.3 时间计数器电路 5 2.4 译码驱动及显示单元电路 7 2.5 校时电路 7 2.6 报时电路 8 3 仿真结果极其分析 8 3.1 仿真 9 3.2 结果分析 9 4 数字电子钟总电路图 10 课程设计体会 11 参考文献 12 综述 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。数字钟适用于自动打铃、自动广播，也适用于节电、节水及自动控制多路电器设备。它是由数子钟电路、定时电路、放大执行电路、电源电路组成。为了简化电路结构，数字钟电路与定时电路之间的连接采用直接译码技术。具有电路结构简单、动作可靠、使用寿命长、更改设定时间容易、制造成本低等优点。 从有利于学习的角度考虑，这里主要介绍以中小规模集成电路设计数字钟的方法。 1 系统原理 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图1所示为数字钟的一般构成框图[1]。 图1 系统原理框图 ⑴晶体振荡器电路：晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。 ⑵分频器电路：分频器电路将32768Hz的高频方波信号经15次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。 ⑶时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器，还有日个位计数器电路构成。其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器，日个位计数器为7进制计数器。 ⑷译码驱动电路：译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 ⑸整点报时电路：一般时钟都应具备整点报时电路功能,即在时间出现整点时,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。 2 方案设计与分析 数字电子钟逻辑电路由时间脉冲产生电路、分频器电路、时间计数器电路、译码驱动电路、显示单元电路、校时电路和报时电路组成。 2.1 时间脉冲产生电路 晶振引脚的内部通常是一个反相器, 或者是奇数个反相器串联。在晶振输出引脚 XO 和晶振输入引脚 XI 之间用一个电阻连接, 对于CMOS 芯片通常是数M 到数十M 欧之间. 很多芯片的引脚内部已经包含了这个电阻,