CMOS觸发器在CP边沿的工作特性研究.docVIP

CMOS触发器在CP边沿的工作特性研究 对时钟脉冲(简称CP)边沿时间的要求，是触发器品质评价的重要指标之一。触发器只有在CP边沿陡峭(短的边沿时间)的条件下工作，才能保证其可靠性。文献[1]指出，CMOS电路的基本触发单元是由传输门和或非门组成的主从结构，输入的数据由传输门引导，因此，对时钟脉冲的上升时间和下降时间就有一定的要求。但文献[l]对CMOS触发器在CP边沿的工作模式没有进行深人研究，留下了两个有待探索的问题：一是CP边沿时间过长，触发器会出现什么异常现象及为什么会出现这种现象；二是为保证触发器正常工作，CP边沿时间不能超过多少，它与触发器参数的关系及计算与测量方法。这些问题的回答都依赖于触发器在CP边沿工作特性的研究。为此，采用标准CMOS CD4000系列、高速CMOS 74HC和74HCT系列中有关型号的触发器为实验样品，观察CP边沿时间过长时出现的异常现象，研究异常现象出现的原因，提出CMOS触发器在CP边沿工作的电路模型，探索触发器正常工作时CP边沿时间与触发器参数的关系，从而使文献[1]的有关论述更加具体、深化、正确，这对CMOS触发器的正确使用、研制和提高产品质量都有一定的理论指导意义。 1 CMOS触发器的结构与工作原理 CMOS D触发器足主-从结构形式的一种边沿触发器，CMOS T型触发器、JK触发器、计数单元、移位单元和各种时序电路都由其