通信原理课程设计-数字通信系统课程设计.doc

目录 摘要 I 1 AMI编译码系统设计方案选择 1 1.1 AMI编码原理 1 1.2 方案设计比较 1 2系统电路模块设计 3 2.1M序列发生器的设计 3 2.2编码电路的设计 4 2.3译码电路的设计 6 3完整电路及仿真 9 3.1AMI编译码系统全图 9 3.2 7位M序列的AMI编译码系统的仿真 9 3.3 全1码的AMI编译码系统仿真 10 4硬件的焊接和调试 11 4.1 AMI系统的PCB 11 4.2 硬件电路的调试 11 5心得体会 12 参考文献 13 摘要 在基带信号传输系统中，典型码型有AMI、HDB3、CMI码，AMI码是一种三元码，全称是传号交替反转码，主要由专用集成电路及与外围中小规模集成芯片来实现。 本次课设通过对AMI码的编码规则的理解设计电路实现AMI码的编码和译码，用multisim10.0对电路进行仿真，。关键词：AMImultisim10.0；编码0”和“1”表示二进制信号。数字基带信号是数字信息的电脉冲表示．不同形式的基带信号具有不同的频谱结构，合理设计数字基带信号码型，以使数字信息变换为适合于给定信道传输特性的频谱结构。 1.1 AMI编码原理 AMI码的全称是传号交替反转码，其编码规则是将消息码的信号“1”空号传号交替的变换为“+1”和“-1”，而“0”空号保持不变。如下表所示： 表1-1 1.2 方案设计比较 NRZ码由移位寄存器和异或门搭建的m序列发生器产生．硬件电路主要基于集成芯片CD22103外加少量外围芯片来实现．该方案电路简单，位同步提取容易。但是该芯片只具有编译码的功能，使用时需另配同步提取及电压极性转换电路，在市场上CD22103专用芯片很难购买，限制在本次课设中的使用。电路图如图所示： 图1.2 采用CD22103的AMI编码电路 2 系统电路模块设计 2.1M序列发生器的设计 图21 M序列发生器电路图 M序列发生器由3个D触发器级联和若干门电路构成的带线性反馈移位寄存器和一个时钟信号源组成。假设从的3个D触发器的分别成为。若移位寄存器的初始状态移位一次，移位寄存器输出，信号和信号相产生一个新的输入信号1并产生一个新的输入信号下一次移位后新的状态为，第三次移位后的状态为=，第四次移位后的状态为=(),第五次移位后的状态为=()，第六次移位后的状态为=110)，第七次移位后的状态为=（1）。通过七次移位，移位寄存器又返回到了初始状态，这样就产生了一个周期为7的序列，序列为11101。M序列波形如下： 图22 M序列发生器输出波形 2.2编码电路的设计 图2 编码电路图 2.2.2 M序列和单极性归零码 JK触发器的输入端与输出端Q的波形如下所示: 图2’端口分别和与门U8B，U8C的一端相接，两个与门U8B，U8C的另一端都和非归零码-归零码转换器的输出端相接，具体功能如下表所示： 表2-2 编码电路的真值表(U8为与门) U8B(in)1 1 1 1 0 1 0 0 U8B(in)2 1 0 1 0 0 1 0 U8B(out) 1 0 1 0 0 0 0 U8C(in)1 1 1 1 0 1 0 0 U8C(in)2 0 1 0 1 1 0 0 U8C(out) 0 1 0 0 1 0 0 差分相减 1 -1 1 0 -1 0 0 每个电路的实际输出波形如下所示： (1)单极性归零码与U8与门输出端的波形如下图所示图2 单极性归零码与U8B与门输出端的波形(2)单极性归零码与U8与门输出端的波形如下图所示 图2.2.5 单极性归零码“1”信号转换为交替的“1”、“0” (3)差分相减后的波形，即AMI码为，如下图所示： 图2.2.6 AMI码 2.3译码电路的设计 图2.3.1 AMI码转换为单极性归零码 一部分输入一个自同步电路，直接从信息码元中提取码元定时信息。自同步电路由电阻和电容构成的低通滤波电路和由运放和电阻电容组成的微分电路以及一个运放组成的放大电路组成。码元定时信息送入抽样判决器进行抽样判决后得到一个比原脉冲延时一个码元的信号脉冲,抽样判决电路由一个D触发器组成，抽样判决器的定时脉冲选择4000HZ。 (1)单极性归零码通过自同步得到码元定时信息波形如下： 图2.3.2 自同步的输入和定时信息 (1)抽样脉冲与定时信息： 图2.3.3 4K的抽样脉冲与提取的定时信息 另一部分通过同相放大电路放大后输入一个D触发器的D口，在由抽样判决器产生的信号脉冲的作用下还原为原来的M序列。 将单极性归零码转换为原来的M序列波形如下： 图2.3.5单极性归零码转换为原来的M序列波形 总的译码电路电路图如下: 图2.3.6 译码电路电路图  3 总电路及仿真 3.1AMI编译码系统全图 7位M