2014关于pcb画板挖空和包地的讨论.docVIP

关于pcb画板挖空和包地的讨论?? 2011-01-09 15:38:07|??分类：?pcb?|??标签：电容??寄生电容??post??pll??quote??|字号?订阅 晶振上下两层为什么挖空，且不能走线 晶振上下两层为什么挖空，且不能走线，好像不是应为怕干扰的原因 -------------------------------------------------------------------------------- youyongnju Post at 2007-1-6 21:55:22怎么没有人回答啊[em06][em06][em07][em08] -------------------------------------------------------------------------------- xxgoodbaby Post at 2007-1-7 10:18:45?? 减小对GND的寄生电容,保持负载电容的恒定.[br]p align=rightfont color=red+1 RD币/font/p -------------------------------------------------------------------------------- aquasnake Post at 2007-1-7 15:05:44挖空没必要，包地则可 ? -------------------------------------------------------------------------------- coolgym Post at 2007-1-7 19:44:27DIV class=quoteB以下是引用Ixxgoodbaby/I在2007-1-7 10:18:45的发言：/B?? 减小对GND的寄生电容,保持负载电容的恒定./DIV 这位老兄所言即是。 -------------------------------------------------------------------------------- aquasnake Post at 2007-1-27 18:08:34看这种PCB，可以感觉是新手走线，大概是为了避免在OSC下走线，然后把OSC下面的区域设置为KEEPOUT，然后在flood后就变成一个铜皮被挖空区域。 然则，挖空并不能抑制晶振EMI的对外干扰，一些公司的内部PCB规范都要求OSC区域尽量包地，而在设计选料上，可以选4个PIN的有金属屏蔽的晶振。这样设计上的考虑能解放PCB LAYOUT的难度。 什么对GND的寄生电容，我倒没想到这么玄的地步 -------------------------------------------------------------------------------- Meon Post at 2007-1-27 21:36:413楼正解，尤其是对于晶体，要控制对地的寄生电容。挖空是为了考虑这一点，至于不走线，除了寄生电容之外，还有干扰的考虑。楼上的可以看看各大Transcevier产家的AN和参考设计，就知道这么lay板并不是新手的走线，而是必须的要求，一般如果是用的DCXO，要保证晶体到地的距离大于250um，所以一般都要挖掉一层到两层来达到要求。至于寄生电容对与输出频率的影响有很具体的公式，网上都可以找到的。 -------------------------------------------------------------------------------- ashou Post at 2007-1-28 20:05:377楼兄弟解释的对 -------------------------------------------------------------------------------- rfworker Post at 2007-1-29 10:52:57同意7楼兄弟观点，偶也一直这么看的 -------------------------------------------------------------------------------- bai3333 Post at 2007-1-29 11:18:146楼不懂装懂。 -------------------------------------------------------------------------------- liu_fm2006 Post at 2007-1-29 11:20:33晶振的走线也可走在表层,然后加屏蔽照就OK!如果走在中间层的话,可在走线上下两层铺地,这时是有寄生电容,也可计算出