基于FPGA的RS232設计.doc

PAGE 3 [Type text][Type text][Type text] PAGE \* MERGEFORMAT 2 课程设计(论文)说明书 题 目 ： 基于FPGA的RS232串口通信 院 （系） ： 信息与通信学院 专 业 ： 微电子学 学生姓名 ： 学 号 ： 指导教师 ： 职 称 ： 副教授 2012 年 12 月 10 日 PAGE 3 - PAGE \* MERGEFORMAT III- 摘 要 实验设计了基于verilog描述的RS232串口通信控制器，通过串口调试工具实现PC机和FPGA互发和接收数据。完成的功能包括实现收发一帧10个bit、波特率为9600的串口通信控制器，FPGA接收数据后显示在串口助手的接收数据栏里。实验的重心放在了RS232串口通信控制器发送模块和接收模块的设计，采用了自顶向下的思路进行设计。报告中给出了完整的设计思路和过程，并将系统分模块进行了详细的设计，给出了verilog语言描述。完成了各个模块以及系统整体的仿真验证。最终下载到实验板上测试通过。 关键词： RS232；verilog；串口通信；发送；接收；分频 Abstract Experiment design based on the description of the Verilog RS232 serial communication controller, through the serial port debugging tools to achieve PC machine and FPGA sending and receiving data. Complete function includes transmitting a frame of 10 bit, baud rate to 9600 serial communication controller, FPGA receives the data displayed in a serial assistants to receive data column. Key words：RS232 ; verilog ; Serial communication ；transmission ；receive ; frequency division 目 录 引言 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc308364448 第一部分 任务要求 PAGEREF _Toc308364448 \h 4 HYPERLINK \l _Toc308364449 1.1课题要求 PAGEREF _Toc308364449 \h 4 HYPERLINK \l _Toc308364450 1.2设计目标 PAGEREF _Toc308364450 \h 4 HYPERLINK \l _Toc308364451 第二部分 系统设计 PAGEREF _Toc308364451 \h 5 HYPERLINK \l _Toc308364452 2.1设计思路 PAGEREF _Toc308364452 \h 5 HYPERLINK \l _Toc308364453 2.2系统结构设计 PAGEREF _Toc308364453 \h 6 HYPERLINK \l _Toc308364454 2.2.1系统结构框图 PAGEREF _Toc308364454 \h 6 HYPERLINK \l _Toc308364455 2.2.2系统逻辑功能划分 PAGEREF _Toc308364455 \h 6 HYPERLINK \l _Toc308364456 2.2.3层次模块划分