基于FPGA的相檢宽带测频系统的设计.docVIP

基于FPGA的相检宽带测频系统的设计 在电子测量技术中，频率测量是最基本的测量之一。常用的测频法和测周期法在实际应用中具有较大的局限性，并且对被测信号的计数存在±1个字的误差。而在直接测频方法的基础上发展起来的等精度测频方法消除了计数所产生的误差，实现了宽频率范围内的高精度测量，但是它不能消除和降低标频所引入的误差。本文将介绍的系统采用相检宽带测频技术，不仅实现了对被测信号的同步，也实现了对标频信号的同步，大大消除了一般测频系统中的±1个字的计数误差，并且结合了现场可编程门阵列（FPGA），具有集成度高、高速和高可靠性的特点，使频率的测量范围可达到1Hz～2.4GHz，测频精度在? 1s闸门下达到10-11数量级。 测频原理? 本测频系统中采用的测频原理是相检宽带测频技术。在频率测量中，设标频信号为f0，被测信号为fX，则f0=A·fC，fX=B·fC，A、B是两个互素的正整数，称fC为f0和fX的最大公因子频率? fmax c，其倒数为两频率的最小公倍数周期Tmin c。如果这两个信号的周期稳定，它们之间的相位差变化也具有周期性，周期即为Tmin c。设两信号的初始相位差为0（即初始相位重合），则经过N·Tmin c(N为正整数）之后，它们的相位又会重合。因此，在一个或多个Tmin c内对被测信号fX和标频信号f0分别计数得NX和N0，则被测信号的频率可由式fX= f0·NX/ N0得出。在相位重合检测的测频电路中，测量的门时信号受单片机设置的参考门时以及被测信号和标频信号的相位重合点的共同控制，但实际测量闸门的开启与闭合同被测信号和标频信号的相位重合点同步，这样能够有效的消除传统测频方法中±1个字的误差。 硬件组成和功能框图? 整个测频系统由多个功能模块组成，包括MCU数据处理、FPGA及其配置、高频分频、信号整形和液晶显示等，其中FPGA集合了相位重合点检测、同步闸门产生和定时计数等功能，主要硬件功能框图如图1所示。 图1 系统主要硬件功能框图 ? 本测频系统中FPGA芯片是采用ALTERA公司Cyclone系列的EP1C3T144，该器件采用TPFQ封装，拥有100个I/O口和2910个逻辑单元。本系统采用Verilog HDL和BlockDiagram/Schematic相结合的方法来对各功能模块进行逻辑描述，然后通过EDA开发平台，对设计文件自动地完成逻辑编译、逻辑化简、综合及优化、逻辑布局布线、逻辑仿真，最后对FPGA芯片进行编程，实现系统的设计要求。FPGA配置采用了专用配置芯片EPCS1，用ByteBlaster II对其进行下载编程。 ? MCU主要实现的功能有32位计数值的浮点转换及运算、预置闸门和将测量结果送至液晶显示。高频分频主要针对50MHz以上的频率测量，电路中采用分频比可编程的微波分频芯片MB510，最高工作频率达2.4GHz，它自带放大整形电路，输出为ECL电平，应用十分简单。整形电路前级采用了高速场效应管放大，所以对于被测信号的灵敏度很高，可达20mV左右，因此本系统对于电路板的设计要求是十分严格的。 FPGA的模拟仿真? 本系统FPGA开发软件采用Altera公司开发的Quartus II 软件。 ? 图2 FPGA中原理图设计 ? 图2为FPGA整体原理图设计，其中标频f0和被测fX经过同相点检测模块qwen，产生的相位重合点信息见图3中的输出out11；sgate信号为MCU发出的预置闸门信号，与产生的同相点信号经D触发器模块形成了同步闸门tgate来控制f0和fX的计数，计数值经总线控制转换后传送给MCU。 图3 QUARTUS Ⅱ波形仿真 ? 图3中，采用的仿真标频f0为10MHz，fX为9.0001MHz，out11为相位重合点信息的输出，sgate为预置闸门，out111为同步闸门输出，也就是所谓的硬闸门。 图4 时序分析 ? 通过如图4所示的模拟时序分析，我们可以看到，如果使用分立元器件，就不可能得到如此优越的延时特性。 PCB设计要点? 在设计印制板的过程中，需要对电路的抗干扰问题进行详细的研究。对于检测电路，尤其是高精度测频系统，电源部分性能起着举足轻重的作用。电源一般由220V交流经变压、整流后获得，为防止引入交变干扰，我们对其进行屏蔽并加去耦电容处理。即使在整个印制板中的布线完成得都很好，由于电源、地线的考虑不周而引起的干扰也会使产品的性能下降，有时甚至影响到产品的成功率。所以对电源和地线的布线要认真对待，以保证产品的质量。尽量增加电源和地线的宽度，最好是地线比电源线宽。它们的宽度关系是：地线＞电源线＞信号线。每个集成电路电源处加一个去耦电容，每个电解电容边上都要加一个小的高频旁路电容。 ? 本系统是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之