基于FPGA的高速數据采集系统设计.docVIP

北京航空航天大学第八届研究生学术论坛 2011年4月 8th Academic Forum for Graduate Students at Beihang Apr 2011 PAGE ———————————————— 收稿日期：201 导师简介：徐志跃，男，副教授，主要从事计算机测控技术、电子电路技术研究。 作者简介：金刚，男，硕士研究生，主要研究方向为检测技术和自动装置开发。 论文研究方向：基于FPGA的数据采集模块 基于FPGA的高速数据采集系统设计 金 刚，徐志跃 (北京航空航天大学自动化科学与电气工程学院，北京，100191) 摘 要：设计一种基于FPGA 的高速数据采集系统，该系统采用FPGA作为控制器，PXIe总线作为总线接口，采用Verilog HDL硬件编程语言进行程序控制，这种于FPGA 的同步采集、实时读取采集数据的方案，可以提高系统采集和传愉速度,此种设计方案结构灵活、控制简单、可靠性高。 关 键 词： FPGA；PXIe总线；高速数据采集；Verilog HDL 中图分类号：TP391 文献标识码：A 文章编号： Design of high-speed data acquisition system based on FPGA Jin Gang，Xu Zhiyue (Beihang University School of Automation Science and Electrical Engineering, Beijing, 100191) Abstract: Design of a high-speed data acquisition system based on FPGA, the system uses the FPGA as a controller, PXIe bus as the bus interface, using verilog HDL programming language for process control hardware, which in the FPGA synchronization acquisition, real-time data collection program to read, can improve system speed of acquisition and transmission of discovery, this design is flexible, simple control and high reliability. Key words: FPGA; PXIe Bus; High-speed Data Acquisition; Verilog HDL 金刚、徐志跃：基于FPGA的高速数据采集系统设计 引言 随着信息技术的飞速发展，各种数据的实时采集和处理在现代工业控制和科学研究中已成为必不可少的部分。在信号测量、图像处理、音频信号处理等一些高速、高精度的测量中都需要进行高性能的数据采集。传统的数据采集系统往往采用单片机或数字信号处理器（DSP）作为控制器，控制模／数转换器、存储器和其他外围电路的工作。但由于单片机本身的指令周期以及处理速度的影响，其时钟频率较低，各种功能都要靠软件的运行来实现，软件运行时间在整个采样时间中占有很大的比例，效率较低，很难满足系统对数据采集系统实时性和同步性的要求[1]。然而基于DSP的数据采集系统，虽然处理速度快，但成本较高，过于频繁的中断会使CPU的效率降低，响应速度变差[2]。 采用可编程逻辑器件FPGA设计数据采集系统[3]，具有开发周期短，集成度高，功耗低，工作频率高，设计费用低，编程配置灵活等一系列优点。此外，还可以在FPGA芯片内进行采集控制、缓冲、处理、传输控制、通信。这里给出一种基于FPGA 的同步采集、实时读取采集数据的数据采集方案，极大地提高了系统采集和传输速度。 1 系统总体设计 该高速数据采集系统主要性能指标设计如下： 1）4路同步差分模拟量输入通道； 2）16位的分辨率； 3）采样速率为125MS/s/通道，500MS/s AI总吞吐量； 4）输入量程：±10V、±5V、±2V、±1V可选； 5）模拟量输入带宽典型值为650MHz； 6）支持内部或外部触发采集功能； 7）支持中断和查询两种获取数据方式； 该系统总体框图如图1所示。此系统硬件组成分为以下几个部分[4]： 1）PXIe总线接口部分。此部分又由PXIe总线连接器和PXIe桥接芯片及其外围电路组成； 2）电源供电部分。实现多种电源转换，得到各器件所需的电压； 3）FPGA部分。所用FPGA芯片，处于核心位置，用于实现对电路板