晶源集成电路PVI1004D.docVIP

联系电话 PVI1004D TFT-LCD 时序控制芯片 ----PVI1004D 一、概述 PVI1004D是用于TFT-LCD真彩屏液晶显示上的一款时序控制芯片。内置行频驱动电路及相位比较锁相环PLL电路。同时PVI1004D也支持外部的时钟驱动模式即不需要用内置的PLL电路，PVI1004D能够产生LCD屏源驱动和门驱动的所有时序信号。它除了支持16：9显示模式，还支持其他不同的显示模式。 二、功能 支持多种分辨率模式 支持标准的PAL/NTSC两种制式 水平翻转功能 能够提供左右/上下翻转功能的时序扫描移位时钟 支持3种移位时钟 支持多种显示模式（960*234，1200*234，1440*234，1920*234模式） 支持复合同步信号输入和已分离的同步信号（同步分离）输入两种模式 支持外部的时钟输入模式（960*234，1200*234，1440*234，1920*234模式） 64pin的QFP封装 双电源供电（+5.0V和+3.3V） 0.35μ的CMOS工艺 2006-07-10 PVI1004D 三、引脚分配 Pin No Pin name I/O 备注s Pin No Pin name I/O 备注s 1 ivsync I schimtt 33 ires1 I pull-down 2 iviy I schimtt 34 iz-sel I pull-down 3 ifrst I schimtt 35 itst1 I AC/DCtest 4 icsy I schimtt 36 ooe3 O 3mA 5 icomps I pull-up 37 ooe2 O 3mA 6 iclkc I pull-up 38 ooe1 O 3mA 7 iomclk I/O Bi dir.(3mA) 39 VSS 8 opsi O 3mA 40 ostv2 O 3-state(1mA) 9 opsc O 3mA 41 ostv1 O 3-state(1mA) 10 opols O 3mA 42 ocpv O 3mA 11 opolc O 3mA 43 HVDD 5.0V/3.3V 12 oblk O 3mA 44 iosci I xin(25Mhz) 13 onpo O 3mA 45 oosco O xout(25Mhz) 14 iohsy I/O Bi dir.(3mA) 46 VSS 15 iovsy I/O Bi dir.(3mA) 47 opda O 3-state(3mA) 16 HVDD 5.0V/3.3V 48 osrst O 1mA 17 imode1 I pull-down 49 ocph1 O 6mA 18 imode2 I pull-down 50 ocph2 O 6mA 19 imode3 I pull-down 51 ocph3 O 6mA 20 ivpos1 I pull-up 52 osth1 O 3-state(3mA) 21 ivpos2 I pull-up 53 osth2 O 3-state(3mA) 22 VSS 3.3V 54 oq2h O 3mA 23 ihpos1 I pull-up 55 LVDD 3.3V 24 ihpos2 I pull-up 56 ooeh O 3mA 25 Iarer-sel I pull-up 57 ocpo O 3mA 26 iimode I pull-up 58 VSS 27 icpo-sel I pull-up 59 icpi I 28 icph-sel I pull-up 60 iq2h-sel I pull-up 29 iodd-sel I pull-up 61 ioeh-sel I pull-up 30 LVDD 62 ilnr I pull-up 31 ires3 I pull-down 63 iund I pull-up 32 Ires2 I pull-down 64 innp I pull-up 第二页 共二十一页  PVI1004D 四、