第6章异步时序逻辑.pptVIP

第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 异步时序逻辑电路的特点与分类 脉冲异步时序逻辑电路 电平异步时序逻辑电路 6.1 异步时序电路特点与分类 异步时序逻辑电路中没有统一的时钟脉冲信号，电路状态的改变是外部输入信号变化直接作用的结果 各存储元件状态变化不一定同时发生，维持时间也不相同，并且可能出现非稳态 对输入信号的变化过程有一定约束 6.1 异步时序电路特点与分类 根据电路结构和输入信号形式的不同，异步时序逻辑电路可分为脉冲异步时序逻辑电路和电平异步时序逻辑电路两种类型 两类电路均有Mealy型和Moore型两种结构模型 6.2 脉冲异步时序逻辑电路 脉冲异步时序逻辑电路的结构模型 脉冲异步时序逻辑电路的分析 脉冲异步时序逻辑电路的设计 6.2.1 脉冲异步时序逻辑电路的结构模型 脉冲异步时序电路的约束条件 输入脉冲的宽度必须保证触发器的可靠翻转 输入脉冲的间隔，必须保证前一个脉冲引起的电路响应完全结束后，后一个脉冲才能到来 不允许在两个或两个以上输入端同时出现脉冲 6.2.2 脉冲异步逻辑电路的分析 写出输出函数和激励函数的表达式 列出电路的次态方程组或次态真值表 画出状态表和状态图 画出时序图，并说明电路的逻辑功能 异步电路与同步电路的区别 当存储元件采用时钟控制触发器时，对触发器的时钟控制端应作为激励函数处理。 仅当时钟端有脉冲作用时，才根据触发器的输入确定状态转移方向，否则，触发器状态不变 根据对输入的约束，分析时可以排除两个或两个以上输入端同时出现脉冲以及输入端无脉冲出现情况，从而使图、表简化 例6.1 分析下图所示的脉冲异步时序逻辑电路，指出电路功能。 1、写出输出函数和激励函数表达式 3、作出状态表和状态图 4.画出时间图并说明电路逻辑功能 例6.2 分析如图所示的脉冲异步时序逻辑电路 1.写出输出函数和激励函数表达式 2.列出电路次态真值表 3.作出状态表和状态图 4.画出时间图交说明功能 习题6.1 解： 状态表和状态图 习题6.2 解： 次态真值表 状态表 6.2.3脉冲异步逻辑电路的设计 设计过程与同步时序电路相同，但主要应注意两个问题： T1：不允许两个或两个以上输入端同时为1。①当有多个输入信号时，只需考虑多个输入信号中仅一个为1的情况；②在确定激励函数和输出函数时，可将两个或两个以上输入同时为1的情况作为无关条件处理。 6.2.3脉冲异步逻辑电路的设计 T2：当存储电路采用带时钟控制端的触发器时，触发器的时钟端应作为激励函数处理。设计时通过对触发器的时钟端和输入端综合处理，有利于函数简化。 四种时钟触发器的激励表 四种时钟触发器的激励表 激励表特点 例6.3 用D触发器作为存储元件，设计一个“x1-x2-x2”序列检测器。输入/输出时间图如下所示。 解：①作出原始状态图和状态表 ②状态化简 ③状态编码 ④确定输出函数和激励函数 化简后的激励函数 化简后的激励函数和输出函数 ⑤画出逻辑电路图 例6.4用T触发器设计一个异步模8加1计数器。 ①作出状态图和状态表 ②确定激励函数和输出函数 根据激励函数和输出函数真值表，并考虑到x为0时(无脉冲输入, 电路状态不变) ，可令各触发器时钟端为0，输入端T随意。 可得简化后的激励函数和输出函数： C3 = xy2y1 T3 = 1 C2 = xy1　 T2 = 1 C1 = x　　 T1 = 1 Z = xy3y2y1 ③画出逻辑电路图 ☆确定激励函数的另一种解法 ☆画出逻辑电路图 习题6.6 用T触发器作为存储元件，设计一个脉冲异步时序电路，该电路有两个输入x1和x2，一个输出Z，当输入序列为“x1-x1-x2”时，在输出端Z产生一个脉冲，平时Z输出为0。 解： 状态编码 激励函数和输出函数真值表 激励函数和输出函数表达式 习题6.7 试用与非门构成的基本RS触发器设计一个模4加一计数器。 解： 激励函数和输出函数表 激励函数和输出函数表达式 6.3电平异步时序逻辑电路 电平异步时序电路的结构模型与描述方法 电平异步时序逻辑电路的分析 电平异步时序逻辑电路的竞争 电平异步时序逻辑电路的设计* 6.3.1电平异步时序逻辑电路的结构模型与描述方法 前面所述同步时序电路和脉冲异步时序电路有两个共同的特点： 电路状态的转换是在脉冲作用下实现的； 电路对过去输入信号的记忆由触发器的状态体现。 1、结构模型 2、电路特点 电路输出和状态的改变是由输入信号电位的变化直接引起的，工作速度较高； 电路的二次状态和激励状态仅仅相差一个时间延迟。二次状态y是激励状态Y经过延迟Δt后的“重现”。 输入信号的一次变化可能引起二次状态的多次变化。 电路在状态转换过