第2章__TMS320C55x的硬件结构汇总.ppt

本 章 主 要 内 容 TMS320C55x的总体结构 封装和引脚功能 CPU结构 CPU寄存器 存储空间和I/O空间 堆栈操作 中断和复位操作 2.1 TMS320C55x的总体结构 C55x芯片由CPU、存储空间、片内外设组成 不同芯片体系结构相同，具有相同的CPU，片上存储器和外围电路配置有所不同 2.1.1 C55x CPU内部总线结构 内部独立总线:12组 程序地址总线（PAB）:1组,24位 程序数据总线（PB）:1组,32位 数据读地址总线（BAB、CAB、DAB）:3组,24位 数据读数据总线（BB、CB、DB）:3组，16位 数据写地址总线（EAB、FAB）:2组，24位 数据写数据总线（EB、FB）:2组,16位。 2.1.3 C55x存储器配置 存储空间 支持的存储器类型 特点 2.1.4 C55x片上外设配置 模数转换器（ADC） 可编程数字锁相环时钟发生器（DPLL） 指令高速缓存（I-Cache） 外部存储器接口（EMIF） 直接存储器访问控制器（DMA） 多通道串行缓冲口（McBSP） 增强型主机接口（EHPI） 2个16位的通用定时/计数器 8个可配置的通用I/O引脚（GPIO） 实时时钟（Real Time Clock，RTC） 看门狗定时器（Watchdog Timer） USB 表2-2 C55x片内外设配置 2.2 C55x的封装和引脚功能 不同C55x芯片通常有不同封装 为满足不同用途需求，C55x同一个芯片也往往有多种封装 本节以TMS320VC5509A PGE 封装为例讲述引脚配置及功能 只给出VC5509A PGE引脚的定义和简要描述，详细描述请参考文献[SPRS205J 图2-2 TMS320VC5509A的封装 2.2.1 引脚属性 2.2.2 引脚信号定义与描述 并行总线引脚 初始化、中断和复位引脚 位输入/输出信号 振荡器/时钟信号 实时时钟 I2C总线 1. 并行总线引脚 A[13:0] C55x?内核的并行地址总线A13～A0的外部引脚。 3种功能： HPI地址线HPI.HA[13:0] EMIF地址总线EMIF.A [13:0] 通用输入输出GPIO.A [13:0] C0：EMIF异步存储器读选通(EMIF. ) 或通用输入输出口8 (GPIO.8) C1：EMIF异步输出使能（EMIF. ） 或HPI中断输出（HPI. ） C2：EMIF异步存储器写选通 (EMIF. ) 或HPI读/写(HPI. ) C3：EMIF数据输入准备就绪(EMIF.ARDY） 或HPI输出准备就绪(HPI.HRDY) C4：存储空间CE0的EMIF片选信号(EMIF. ) 或通用输入输出口9(GPIO.9) C5：存储空间CE1的EMIF片选信号(EMIF. ) 或通用输入输出口10(GPIO.10) C6：存储空间CE2的EMIF片选信号(EMIF. ) 或HPI访问控制信号0 (HPI.HCNTL0) C7:存储空间CE3的EMIF片选信号(EMIF. ) 或通用输入输出口11(GPIO.11) 或HPI访问控制信号1 (HPI.HCNTL1) C8: EMIF字节使能控制0 (EMIF. ) 或HPI 字节 辨识(HPI. ) C9: EMIF字节使能控制1 (EMIF. ) 或HPI 字节 辨识(HPI. ) C10: EMIF SDRAM行选通信号(EMIF. ) 或HPI地址选通信号(HPI. ) 或通用输入输出口12(GPIO.12) C11: EMIF SDRAM列选通信号(EMIF. ) 或HPI片选输入信号(HPI. ) C12: EMIF SDRAM写使能信号(EMIF. ) 或HPI数据选通信号 1 (HPI. ) C13: SDRAM A10地址线 (EMIF.SDA10) 或通用输入输出口13 (GPIO.13) C14：SDRAM存储器时钟信号(EMIF.CLKMEM) 或HPI数据选通信号2(HPI. ) 2. 初始化、中断和复位引脚 3. 位输入/输出信号 GPIO[7:6,4:0] XF 4.振荡器/时