微机m原理与接口技术(第一~二章含作业).pptVIP

二、 二—十进制编码——BCD码 BCD（Binary-Coded Decimal）码又称为“二—十进制编 码”，专门解决用二进制数表示十进数的问题。最常用的 是8421编码，其方法是用4位二进制数表示1位十进制数。 1．压缩BCD码：每一位数用4位二进制数来表示，即一个字节表示2位十进制数。如：BCD＝89D。 2．非压缩BCD码：每一位数用8位二进制数来表示，即一个字节表示1位十进制数。而且只用每个字节的低4位来表示0～9，高4位为0。 如：89D＝BCD 2.4 字符编码 【例11】设x，当x分别为无符号数、原码、补码、压缩型BCD码时，试分别计算x所代表的数值大小。 解 ：无符号数：真值为 x=150 原码： [x]原 真值为 x= ?22 补码： [x]补 [x]原=[[x]补]补 真值为 x= ?106 BCD码：[x]BCD 真值为x=96 2.4 字符编码 2.5 二进制全加器设计 在进行多位二进制全加器之前，我们现分析一位全加器的设计方法，搞清一位全加器的设计后，再由它组合设计出任意位的多位全加器。 计算机内部所有运算电路都是用布尔逻辑代数设计的，因此，在进行一位全加器设计之前，要写出一位全加器的逻辑真值表。全加的含义：指除了进行一位加法的两位二进制数Ai,Bi外，还包含了一位进位Ci。 2.2.4 基本的二进制加法/减法器 首先我们来讨论最简单的一位全加器的结构，设定两个二进制数字Ai，Bi和一个进位输入Ci 相加，产生一个和输出Si ，以及一个进位输出Ci＋1。 Ai ＋ Bi Ci Ci＋1 Si 下表列出一位全加器进行加法运算的输入输出真值表。 本位和 产生的进位 输入 输出 Ai Bi Ci Si Ci＋1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 表2.1 一位全加器真值表 根据表2.1所示的真值表，三个输入端和两个输入端可按如下逻辑方程进行联系： Si ＝ Ai⊕Bi⊕Ci Ci＋1＝ AiBi＋BiCi＋CiAi 按此表达式组成的一位全加器下图示所示。 FA Ci+1 Si Ai Bi Ci N位全加器 当M=0时，B直接送到每位全加器，做加法运算；当M=1时，B取反送到全加器，且在末尾加1，相当取补运算，此时做减法运算。 由上图看到，n个1位的全加器(FA)可级联成一个n位的串行进位加减器。M为方式控制输入线，当M＝0时，作加法(A＋B)运算；当M＝1时，作减法(A－B)运算，在后一种情况下，A－B运算转化成[A]补＋[－B]补运算，求补过程由B＋1来实现。因此图中最右边的全加器的起始进位输入端被连接到功能方式线M上，作减法时M＝1，相当于在加法器的最低位上加1。另外图中左边还表示出单符号位法的溢出检测逻辑；当Cn＝Cn－1时，运算无溢出；而当Cn≠Cn－1时，运算有溢出，经异或门产生溢出信号。 对一位全加器(FA)来说，Si的时间延迟为6T(每级异或门延迟3T)，Ci＋1的时间延迟为5T，其中T被定义为相应于单级逻辑电路的单位门延迟。T通常采用一个“与非”门或一个“或非”门的时间延迟来作为度量单位。 　　现在我们计算一个n位的行波进位加法器的时间延迟。假如采用图2.2(a)所示的一位全加器并考虑溢出检测，那么n位行波进位加法器的延迟时间ta为 ta＝n·2T＋9T＝(2n＋9)T 9T为最低位上的两极“异或”门再加上溢出“异或”门的总时间，2T为每级进位链的延迟时间。 小结 本章着重介绍了计算机中数据的表示方法，重点学习了二、八、