MAX11325使用手冊.docxVIP

高精度模/数转换器（ADC）的设计1.芯片概述MAX11325是12/10位、500kHz全线性带宽、高速、低功耗、串行输出逐次逼近型(SAR)模/数转换器(ADC)，采用外部基准。MAX11325可从外部连接集成复用器的输出和ADC输入，简化信号调理电路。MAX11325提供内部和外部时钟模式，在内部和外部时钟模式下均支持扫描工作。内部时钟模式下，器件的平均计算功能可有效提高SNR；外部时钟模式下采用SampleSet?术，允许用户设置模拟输入通道的顺序。SampleSet架构为多通道应用提供更灵活的排序功能，减轻微控制器或DSP (控制单元)的通信负荷。提供连接多路复用器输出和ADC输入的外部引脚，简化多路信号的信号调理设计。内部时钟模式下，集成FIFO支持高速数据采样，并保持数据以便在任意时刻、以较低的时钟速率读取数据。这种模式下，器件还支持内部平均计算，以提高嘈杂环境下的SNR。器件的模拟输入通道可以配置为单端输入、全差分输入或伪差分输入(相对于一个公共输入)。MAX11325采用2.35V至3.6V单电源供电，在1Msps采样速率下仅消耗5.4mW功率。MAX11325包括自动关断(AutoShutdown?)、快速唤醒功能和高速3线串口。器件具有全关断模式，优化电源管理设计。16MHz、3线串口可直接连接到SPI、QSP?和MICROWIRE?器件，无须外部逻辑转换。 优异的动态范围，低压、低功耗设计以及使用便捷、小尺寸封装等优势，使得这些转换器非常适合便携式电池供电数据采集系统，以及其它要求低功耗、空间紧凑的应用。MAX11325采用32引脚、5mm x 5mm、TQFN封装，工作在-40°C至+125°C温度范围。 2.关键特性?提供扫描模式、内部平均和内部时钟 ?16路先入/先出(FIFO) ?SampleSet：用户定义通道顺序，最大长度为256 ?输入引脚?允许任何单端、差分和伪差分对组合输入?模拟多路复用器具有真正的差分采样/保持?16/8/4通道单端输入 ?12/8/4通道全差分输入 ?15/8/4通道相对于公共端的伪差分输入?外部可连接多路复用器输出和ADC输入 ?两个软件可选的双极性输入范围?±VREF+/2、±VREF+ ?灵活的输入配置，可访问所有通道 ?高精度?±1 LSB INL、±1 LSB DNL、无丢码?100kHz输入频率下保证70dB SINAD ?1.5V至3.6V数字I/O电源 ?2.35V至3.6V供电电压 ?更长的电池寿命，适用于便携应用?3V供电、1Msps下，功耗5.4mW ?全关断模式下，电流损耗2μA?外部差分基准(1V至VDD) ?16MHz、3线SPI/QSPI/MICROWIRE/DSP兼容接口 ?-40°C至+125°C、较宽的工作温度范围 ?节省空间的32引脚、5mm x 5mm、TQFN封装 ?1Msps转换速率，无流水线延迟 3.简单应用?电池供电仪表?高速闭环系统?高速数据采集系统?工业控制系统?医疗仪表?便携系统4.芯片结构MAX11325引脚配置如下图所示引脚说明序号名称各自功能1–4, 29–32AIN0–AIN7模拟输入5–10, 17, 19GND接地11AOP正向输出复用器12AON负向输出复用器13AIP正向输入ADC14AIN负向输入ADC15有源低转换启动输入16REF-外部负差分参考输入18REF+外部正参考输入，应用参考电压REF +，旁路至GND一个0.47uF电容。20, 21VDD电源输入，与10uF并行一个0.1uF电容旁路至GND。22SCLK串行时钟输入，时钟数据的串行接口23低电平有效片选输入。当CS为低电平时，串行接口启用;当CS为高，DOUT为高阻抗或三态。24DIN串行数据输入，DIN的数据被锁存到上的串行接口SCLK的上升沿。25DGND数字I / O接地26OVDD数字电源输入。与10uF并联一个0.1uF电容并联旁路到GND。27DOUT串行数据输出，数据时钟的下降沿SCLK。当CS为高，DOUT为高阻抗或三态。28转换输出使能。当该端口位低，转换结束，可以读出数据（内部时钟模式）。MAX11325功能框图5.详细说明MAX11325是具有外部12-/10-bit参考和500kHz的业界领先的，完整的线性带宽，高速，低功耗，串行输出连续逼近寄存器（SAR）的模拟 - 数字转换器器（ADC）。这些器件具有扫描模式，内部平均老化，提高信噪比，自动关机的功能。外部时钟模式设有SampleSet技术技术，一个用户可编程的模拟输入通道测序。用户可以定义和加载的唯一序列到ADC模式同时允许高和低频率CY输入要转换的无界面活性。这功能释放的控制单元，用于其他任务，而低ING整体系统噪音和功耗。MAX11325包括内