STM32F4xxx參考手册学习摘录.docx

2存储器和总线架构64 KB CCM（内核耦合存储器）数据 RAM 不属于总线矩阵，只能通过 CPU 对其进行访问。对 APB 寄存器执行 16 位或 8 位访问时，该访问将转换为 32 位访问：总线桥将 16 位或 8 位数据复制后提供给 32 位向量。存储器组织结构 程序存储器、数据存储器、寄存器和 I/O 端口排列在同一个顺序的 4 GB 地址空间内。各字节按小端格式在存储器中编码。字中编号最低的字节被视为该字的最低有效字节，而编号最高的字节被视为最高有效字节。嵌入式 SRAMSTM32F405xx/07xx 和 STM32F415xx/17xx 带有 4 KB 备份 SRAM（请参见第 5.1.2 节：电 池备份域）和 192 KB 系统 SRAM系统 SRAM 分为三个块：● 映射在地址 0x2000 0000 的 112 KB 和 16 KB 块● 映射在地址 0x2002 0000 的 64 KB 块，（适用于 STM32F42xxx 和 STM32F43xxx）。。AHB 主总线支持并发 SRAM 访问（通过以太网或 USB OTG HS）：例如，当 CPU 对 112 KB 或 64 KB SRAM 进行读/写操作时，以太网 MAC 可以同时对 16 KB SRAM 进行读/写操作。● 在地址 0x1000 0000 映射的 64 KB 块，只能供 CPU 通过数据总线访问。位段Cortex?-M4F 存储器映射包括两个位段区域。这些区域将存储器别名区域中的每个字映射 到存储器位段区域中的相应位。在别名区域写入字时，相当于对位段区域的目标位执行读-修改-写操作。bit_word_addr = bit_band_base + (byte_offset x 32) + (bit_number × 4)自举配置BOOT0 为专用引脚，而 BOOT1 则与 GPIO 引脚共用。一旦完成对 BOOT1 的采样，相应 GPIO 引脚即进入空闲状态，可用于其它用途。器件退出待机模式时，还会对 BOOT 引脚重新采样。因此，当器件处于待机模式时，这些引 脚必须保持所需的自举模式配置。这样的启动延迟结束后，CPU 将从地址 0x0000 0000 获 取栈顶值，然后从始于 0x0000 0004 的自举存储器开始执行代码。注意：如果器件从 SRAM 自举，在应用程序初始化代码中，需要使用 NVIC 异常及中断向量表和偏 移寄存器来重新分配 SRAM 中的向量表。嵌入式自举程序模式用于通过以下串行接口重新编程 Flash：● USART1(PA9/PA10)● USART3（PB10/11 和 PC10/11）● CAN2(PB5/13)● USB OTG FS(PA11/12) 从设备模式（DFU：器件固件升级）。嵌入式自举程序代码位于系统存储器中，在芯片生产期间由 ST 编程。物理重映射选择自举引脚后，应用程序软件可以将某些存储器设定为从代码空间进行访问（这样，可通过ICode 总线而非系统总线执行代码）。这样的修改通过在 SYSCFG 控制器中编程第 8.2.1 节： SYSCFG 存储器重映射寄存器 (SYSCFG_MEMRMP) 来实现。3 嵌入式 Flash 接口主要特性● Flash 读操作● Flash 编程/擦除操作● 读/写保护● I-Code 上的预取操作● I-Code 上的 64 个缓存（128 位宽）● D-Code 上的 8 个缓存（128 位宽）● 对于 STM32F40x 和 STM32F41x，容量高达 1 MB；对于 STM32F42x 和 STM32F43x，容量高达 2 MB● 128 位宽数据读取● 字节、半字、字和双字数据写入● 扇区擦除与全部擦除● 存储器组织结构Flash 结构如下：— 主存储器块，分为 4 个 16 KB 扇区、1 个 64 KB 扇区和 7 个 128 KB 扇区— 系统存储器，器件在系统存储器自举模式下从该存储器启动— 512 字节 OTP（一次性可编程），用于存储用户数据OTP 区域还有 16 个额外字节，用于锁定对应的 OTP 数据块。— 选项字节，用于配置读写保护、BOR 级别、软件/硬件看门狗以及器件处于待机或停止模式下的复位。● 低功耗模式（有关详细信息，请参见参考手册的“电源控制 (PWR)”部分）自适应实时存储器加速器 (ART Accelerator?)Flash 控制寄存器解锁复位后，Flash 控制寄存器 (FLASH_CR) 不允许执行写操作，以防因电气干扰等原因出现对 Flash 的意外操作。此寄存器的解锁顺序如下：1.在 Flash 密钥寄存器 (FLASH_KEYR) 中写入 KEY1 = 0x456701232. 在 Flash