基礎课程设计报告.docVIP

数字钟的设计与制作 摘 要：数字钟的主要原理是由555定时器电路产生多谐震荡，为使电路简单，通过对电阻、电容参数的设置，使其直接产生1HZ的脉冲。秒计数器满60向分计数器进位，分计数器满60向时计数器进位，时计数器以24为一个周期，并实现了时高位具有零熄灭的功能。计数器的输出经译码器送到显示器，可在相应位置正确显示时、分、秒。计时出现误差或者调整时间时可以用校时电路进行对时、分的调整。 关键词：数字时钟；计数器；译码器；校时电路 1 引言 随着生活水平的提高，人们越来越追求人性化的事物，传统的时钟已不能满足人们的需求。钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能诸如定时自动报警、按时自动打铃等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。 图1 数字钟的基本框图 4.2 各单元模块设计 4,2.1振荡器 555 定时器成本低，性能可靠只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。有四位数置数功能,清除功能有使能功能可让计数停止或计数有动态进位输出功能 LOAD 同步并行置入端（低电平有效） 图3 74LS160引脚图 表 1图4 六十进制计数电路 （2）24进制计数器 “24翻1”时计数器