數字逻辑设计及应用课程设计报告自动打铃器.docVIP

数字逻辑设计及应用 课程设计报告 姓 名： 学 号： 选课号： 设计题号： 一．设计题目 自动打铃器 二．设计要求 1．有数字钟功能； 2．可设置六个时间，定时打铃； 3．响铃5秒钟。 设计过程 1．总体方案 数字钟系统可以分为以下几大模块：时钟信号发生模块，基本计时模块，动态显示模块，控制电路模块，报时电路模块。 首先需要将系统时钟进行分频得到1HZ 时钟信号进行计时。 计时电路采用了74LS160 二进制BCD 码计数器构成了模24 和模60 的计数器，进行时分秒的计时。为了避免产生逻辑冒险，计数器尽量采用了同步计数器。 译码显示电路采用的是动态显示的方案，动态显示使用数据选择器的分时复用功能，将任意多位数码管的显示驱动，由一个七段显示译码器来完成。 闹钟的主要部分是4个7485构成的16位数据比较器。闹钟设定时间和时钟时间做比较，然后给蜂鸣器信号闹钟。 2 . 各子模块设计原理 2.1 时钟信号发生模块 为了便于实现秒表的计时功能和报时功能，时钟信号发生模块共输出1HZ 100HZ 512HZ 1KHZ 的时钟信号，输入只有一个，就是系统时钟48MHZ。48MHZ 分频的具体实现为，将48