数字逻辑电路第4章时序逻辑电路.ppt

第6章　时序逻辑电路 学习目标： 1.掌握CMOS时序逻辑电路的特点与分析方法。 2.了解同步和异步的二－十进制计数器的特点 及其工作过程的区别，寄存器和锁存器的区别。 3.掌握CMOS时序逻辑电路的一般设计方法， 特别是同步时序逻辑电路的设计方法。 4.熟练掌握“反馈清零法”、“反馈置数法”、“进位输出置数法”和“级联法”，利用中规模集成芯片构成任意进制计数器的方法。熟练掌握同步与异步归零逻辑方面的差异，同步与异步置数逻辑方面的差异。 5.会运用中规模CMOS芯片实现指定逻辑功能的数字产品。 图6.9 用计数器CC4033构成的数字时钟的电路 6.2.2 时序逻辑电路的设计方法 1. 时序逻辑电路的设计步骤。 根据要求实现的逻辑功能，求出满足此功能的最简单的时序逻辑电路的过程，称为时序逻辑电路设计。一般步骤如下： （1）分析设计要求，建立原始状态图或原始状态转换表。首先分析给定的逻辑问题，确定输入、输出变量，并且定义其对应的意义；再设定电路的状态数，将电路的状态按顺序编号，然后按照题意画出原始状态图或原始状态转换表。 （2）进行状态化简，求出最简状态图。在原始状态图中，凡是输入相同输出也相同,要转换的次态也相同的状态，皆称为“等价状态”。状态化简就是将多个等价状态合并，丢掉多余状态，从而得到“最简状态”。 （3）状态分