原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实验二 用原理图输入法设计8 位全加器
?
?
一、???? 实验目的
熟悉利用QuartusⅡ的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。
二、???? 一个8位全加器可以由8个1位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与相临的高位加法器的最低进位输入信号cin相接。而一个1位全加器可以按照6.1节介绍的方法来完成。
三、????
1、完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试，并将此全加器电路设置成一个硬件符号入库。
2、建立一个更高层次的原理图设计，利用以上获得的1位全加器构成8位全加器，并完成编译、综合、适配、仿真和硬件测试。
（5）通过之后，将该全加器封装入库待设计8位全加器的时候调用。
四、实验步骤
1、设计半加器：
（1）打开QUARTUSⅡ，选file-new,在弹出的new对话框中选择Device Design
Files页的原理图文件编辑输入项Block diagram\Schematic File,按OK后将打开原理图输入窗。
（2）原理图输入结果如下图所示：
（3）保存此原理图文件，命名为h_adder.bdf，并为此文件建立工程。
（4）编译此原理图文件得到如下结果：
?
（5）对半加器进行仿真得到结果：
（6）通过之后，将该半加器封装入库待设计全加器的时候调用。
?
2、设计全加器
（1）重复1 中的步骤（1）和（2），设计如下所示的全加器原理图：
?
?（2）保存此原理图文件，命名为f_adder.bdf，新建工程名f_adder.qpf，将此文件设置为工程顶层文件。
（3）编译此原理图文件得到如下结果：
?
（4）对全加器进行仿真得到结果：
?
（6）对全加器进行硬件测试，其相应引脚设置为：键1、键2、键3(PIO 0/1/2)分别接ain、bin、cin；发光管D2、D1(PIO9/8)分别接sum和cout。相应引脚图如下所示：
?
（7）成功编译后得到：
?
（8）硬件测试结果为：
3、设计8位全加器
（1）重复1 中的步骤（1）和（2），设计如下所示的全加器原理图：
?
（2）保存此原理图文件，命名为8f_adder.bdf，新建工程名8f_adder.qpf，将此文件设置为工程顶层文件。
（3）编译此原理图文件得到如下结果：
?
（4）对全加器进行仿真，得到结果：
?
（5）对8位全加器进行硬件测试，其引脚设置为：选择电路模式1；键2、键1输入8位加数；键4、键3输入8位被加数；数码6/5显示加和；D8显示进位cout。相应引脚图如下所示：
?
（6）成功编译后得到：
（7）硬件测试结果为：
五、心得体会
??? 这一次的实验内容较上一次的难，不过也算是基础实验。虽然实验过程中遇到了很多问题，但经过老师的辅导，还有自己的学习，终于成功解决了实验中存在的问题，顺利的完成了实验内容。
?
文档评论（0）