auto compile.docVIP

自动综合IC设计流程教程 张建良 shandy98@mails.tsinghua.edu.cn 2005年春季 一、自动综合流程概述 下图是一个比较完整的自动综合IC设计流程： 图中用不同颜色标出了设计的各个阶段采用的工具软件，主要有： NC Verilog/Modelsim : NC Verilog是Cadence公司的chip级仿真软件，Modelsim是Mentor Graphic公司推出的工业界应用广泛的仿真软件，都可以进行verilog/VHDL的仿真 Design Compiler : synopsys公司的综合软件 Silicon Ensemble : cadence公司的自动布局布线工具 Virtuoso : cadence公司的版图编辑软件 Icfb : cadence公司的芯片设计集成环境 Assura/Diva/Dracula/Calibre ：Assura/Diva/Dracula是cadence公司的DRC/LVS版图验证和寄生参数提取软件，Calibre是Mentor Graphic公司的DRC/LVS版图验证和寄生参数提取软件 如何获取帮助： 1．synopsys的帮助文档可以用命令：sold 打开 2．cadence的帮助文档可以用命令：cdsdoc 打开，由于路径设置的问题，可能需要从菜单启动netscape浏览器 3．一般图形界面中都