数字电路讲义-第八章资料.ppt

8×4位SRAM ◆ SRAM的写操作时序 ◆ SRAM的写操作时序 ◆ SRAM的读操作时序 DRAM的优点: 存储容量大, 集成 度高 DRAM的缺点: 需要定时刷新 DRAM的结构 1、容量扩展 位扩展：存储器并行数据位数的扩展 字扩展：存储深度的扩展 字扩展：存储深度的扩展 常用RAM组件： RAM2114、6116的管脚图 RAM2114、6116的管脚图 符号和定时图 四、 ROM的扩展的与应用 四、 ROM的扩展 四、 ROM的扩展 例8-3 试用PROM实现8位B码至BCD码的转换 例8-4 用容量为2K×8 的ROM，构成14位的数据产生可控的奇/偶校验码 例8-4 用容量为2K×8 的ROM，构成14位的数据产生可控的奇/偶校验码 利用ROM存储字库点阵 利用ROM存储字库点阵 利用ROM存储字库点阵 ROM实现逻辑函数实例 第七节 PLD的发展与编程 ALTERA MAX 7000S 系列的特点 MAX7000S 系列的内部互连结构 FPGA与CPLD结构特点 ALTERA FLEX 系列结构图 FLEX 10K系列FPGA结构图 FLEX 系列的逻辑单元 FLEX 10K 系列的EAB EAB 的字长是可配置的 FLEX 10K 系列的EAB EAB的使用 FPGA与EPLD对比 1.FPGA的集成度比CPLD高 2.FPGA器件结构比CPLD灵活 3.CPLD的功耗比FPGA大 4.使用上CPLD比FPGA方便 5.CPLD具有加密功能 to LAB PIA Signals … … … 4． MAX7000A的可编程互连阵列PIA 编程单元控制与门 多数CPLD中的互连资源都有类似于MAX7000A的PIA结构，这种连接线最大的特点是能够提供具有固定时延的通路， 也就是说信号在芯片中的传输时延是固定的、可以预测的， 所以将这种连接线称为确定型连接线。 看例子：tu-6-35 ■ 三、 现场可编程门阵列FPGA 现场可编程门阵列FPGA是由多个可编程的基本逻辑单元组成的一个二维矩阵。 围绕该矩阵设有I/O单元，逻辑单元之间以及逻辑单元与I/O单元之间通过可编程连线进行连接。因此， FPGA被称为单元型HDPLD。而由于基本逻辑单元的排列方式与掩膜可编程的门阵列GA类似，所以沿用了门阵列这个名称。 多数FPGA采用SRAM编程工艺， 也有少数的FPGA采用反熔丝编程工艺。 连续布线 ( Altera 基于查找表（LUT）的 FPGA ) LAB LE FPGA的结构示意图 开关矩阵SM 可配置逻辑块CLB I/O块IOB 可编程连线PI Altera的连续式快速通道互连 FastTrack? 采用分段式互连结构的器件无法得到冗余带来的好处 连续式互连 结构 分段式互连 结构 . . . IOC IOC IOC IOC . . . . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC 逻辑单元 . . . IOC IOC . . . IOC IOC IOC IOC . . . 快速通道互连 逻辑阵列块 (LAB) IOC IOC . . . . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC EAB EAB 嵌入式 阵列块 数据1 Lab 控制 3 LE 输出 进位链 级联链 查找表 (LUT) 清零和 预置逻辑 时钟选择 进位输入 级联输入 进位输出 级联输出 Lab 控制 1 CLRN D Q 数据2 数据3 数据4 Lab 控制 2 Lab 控制 4 什么是EAB（Embbeded Arry Block）? 容量为2048 bit的RAM 可以配置为存储器或者逻辑函数 实现兆功能（Megafunction〕 实现存储器或者特殊的逻辑函数比单个的逻辑单元(LE)更有效 LE 嵌入式阵列 逻辑阵列 LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE EAB EAB EAB EAB EAB 256x8 512x4 1024x2 2048x1 256x8 256x8 512x4 512x4 2