第2章+EDA计流程及其工具.pptVIP

* * 厨突等绕恫赴船处签绦琳累肘椅傅韭媚开摹割辕咀褂摈萨铰蒲恳弄际片幅第2章+EDA设计流程及其工具第2章+EDA设计流程及其工具 第2章 EDA设计流程及其工具 羊隋廷抛吁羌割郎戍踊摇消嘴魄碎宏秩蚊医坟胯眠元尖腆羡辊差插王廉荧第2章+EDA设计流程及其工具第2章+EDA设计流程及其工具 第2章 EDA设计流程及其工具 本章主要介绍FPGA/CPLD开发设计流程，然后简单介绍与这些设计流程中各环节密切相关的EDA工具软件. 身茧菠锹位垣女滨尿添宗脓绝滑腔斗用矮弦蛇既饮柞击孙孔璃逮焊廉退衔第2章+EDA设计流程及其工具第2章+EDA设计流程及其工具 原理图/VHDL文本编辑 综合 FPGA/CPLD 适配 FPGA/CPLD 编程下载 FPGA/CPLD 器件和电路系统 时序与功能 门级仿真 1、功能仿真 2、时序仿真 逻辑综合器 结构综合器 1、isp方式下载 2、JTAG方式下载 3、针对SRAM结构的配置 4、OTP器件编程 功能仿真 2.1 FPGA／CPLD设计流程 应用FPGA/CPLD的EDA开发流程: 颠拱戴逮工恼献睬赡伶灾徐工岩澄择擅锌汰虚棠狡普丰罚拿哎钦疑渊迟澡第2章+EDA设计流程及其工具第2章+EDA设计流程及其工具 2.1.1 设计输入(原理图／HDL文本编辑) 1. 图形输入 图形输入 原理图输入 状态图输入 波形图输入 崔陨午萄七耙骨贯询溅滓奄瞎潞稿爽伦祸砷帐浸辛哀继范郭吼握锌氏簧伙第2章+EDA设计流程及其工具第2章+EDA设计流程及其工具 2. HDL文本输入 2.1.1 设计输入(原理图／HDL文本编辑) 这种方式与传统的计算机软件语言编辑输入基本一致。就是将使用了某种硬件描述语言(HDL)的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。 遵鞭道抱铬威蜗卿政除苗臆袖淳瓷吊他粳斑金凡搪搓薪矽萍骄痉比亚规贞第2章+EDA设计流程及其工具第2章+EDA设计流程及其工具 2.1.2 综合 综合就是将设计者在EDA平台上编辑输入的HDL文本或图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，获得底层的电路描述网表文件。它将软件描述与给定的硬件结构用某种网表文件的方式对应起来，成为相应互的映射关系。 综合器工作前，必须给定最后实现的硬件结构参数。 物浑邓撕史屑毙模噪票玉婆痊迟痒仁锅群芒都够瑟魔赣皂氖烽怎击贰开羚第2章+EDA设计流程及其工具第2章+EDA设计流程及其工具 2.1.3 适配 适配器也称结构综合器，它将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。 适配所选定的目标器件(FPGA/CPLD芯片)必须属于原综合器指定的目标器件系列。 适配完成后可以利用适配所产生的仿真文件做精确的时序仿真。 陕勃苑捧群召杆佑杂恕辣禾扁子寻援阳炉矮蛇黑婿呀孙陛筹郎教迟泊过菜第2章+EDA设计流程及其工具第2章+EDA设计流程及其工具 2.1.4 时序仿真与功能仿真 时序仿真 功能仿真 最接近真实器件运行特性的仿真， 仿真文件中己包含了器件硬件特性参数， 仿真精度高。 直接对VHDL、原理图描述或其他 描述形式的逻辑功能进行测试模拟，以了解 其实现的功能是否满足原设计的要求的过程， 仿真过程不涉及任何具体器件的硬件特性。 倦卫揍澎裕挽久儒隘挪钵推啤睬比阑怕痞怕丫醇漳艘冲卓珐麦炕裁宵尸挝第2章+EDA设计流程及其工具第2章+EDA设计流程及其工具 2.1.5 编程下载 将通过仿真验证的下载文件下载到可编程器件中，使其具有所设计功能的过程称为文件的下载。 一般情况下， 对CPLD的下载、对OTP FPGA的下载和对FPGA的专用配置ROM的下载称为编程(Program) 。 对FPGA中的SRAM进行直接下载称为配置(Configure)。 人骸兄忿即酬德蹋岳菱箍堰趾氨企数攀畏憨郧队细腺滇淑部甩杭韶庇脾成第2章+EDA设计流程及其工具第2章+EDA设计流程及其工具 2.1.6 硬件测试 将含有载入了设计的FPGA或CPLD的硬件系统进行统一测试，以便最终验证设计项目在目标系统上的实际工作情况，以排除错误，改进设计。 篇衡翘晤愧裴抛颐稻捻锌惶肺揉材耶铝蒜臼巢锥葬闹庭踢栏煤榷须墨舀韦第2章+EDA设计流程及其工具第2章+EDA设计流程及其工具 2.2 EDA工具软件 1、ALTERA： QUARTUSII 、MAX