4-存储器-2.pptVIP

* * 主存设计的一般原则： CPU发出的读写操作信号通过系统总线操纵存储器的读写，过程是： ①?由地址总线给出地址信号。 ②?通过控制总线发出相应的读操作信号或写操作信号。 ③?在数据线上实现数据传送。 存储器与系统总线的连接：地址线的连接、控制线的连接、数据线的连接。 第三节 主存的组织 主存储器的逻辑设计 需解决： 芯片的选用、 地址分配与片选逻辑、 信号线的连接。 ①?位扩展法 例如，某微机字长8位，要扩展为8K×8的存储器，采用的存储器芯片规格是8K×1，此时需进行位扩展。 计算所需存储器芯片的数量：用需扩展的总容量去除以一片存储器芯片的容量。（?[8K×8]/?[8K×1]=8片） 需用13条地址线、8条数据线。 将系统总线的地址线与存储芯片的地址线连在一起。 将8片存储芯片的每条数据线分别连到8条数据线上。 片选信号CS直接接地。 ②?字扩展法 增加存储器中的字数量，位的数量保持不变。 将各存储芯片的地址线、数据线、读写控制线并联，与系统总线相应的地址线、数据线、读写控制线连接。 *片选信号用来区分各芯片的地址范围 片选信号 --- 地址总线高位地址译码 例: 要设计64K×8的存储器，采用的存储器芯片规格是16K×8，地址总线A15～A0，数据总线D7～D0。 扩展的64K×8存储器的地址范围是 0000H～FFFFH。 芯片1 的地址范围是 0000H～3FFFH， 芯片2 的地址范围是 4000H～7FFFH， 芯片3 的地址范围是 8000H～BFFFH， 芯片4 的地址范围是 C000H～FFFFH。 例1. 用2114（1K×4）SRAM芯片组成容量为4K×8的存储器。地址总线A15～A0（低）,双向数据总线D7～D0（低）,读/写信号线R/W。 给出芯片地址分配与片选逻辑,并画出M框图。 1.计算芯片数 先扩展位数，再扩展单元数。 2片1K×4 1K×8 4组1K×8 4K×8 8片 存储器寻址逻辑 2.地址分配与片选逻辑 芯片内的寻址系统(二级译码) 芯片外的地址分配与片选逻辑 为芯片分配哪几位地址，以便寻找片内的存储单元 由哪几位地址形成芯片选择逻辑，以便寻找芯片 存储空间分配： 4KB存储器在16位地址空间（64KB）中占据 任意连续区间。 64KB 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 需12位地址寻址： 4KB A15…A12A11A10A9……A0 A11～A0 0 0 0 …… 0 任意值 0 0 1 …… 1 0 1 1 …… 1 1 0 1 …… 1 0 1 0 …… 0 1 0 0 …… 0 1 1 0 …… 0 1 1 1 …… 1 片选 芯片地址 低位地址分配给芯片，高位地址形成片选逻辑。 芯片 芯片地址 片选信号 片选逻辑 1K 1K 1K 1K A9～A0 A9～A0 A9～A0 A9～A0 CS0 CS1 CS2 CS3 A11A10 A11A10 A11A10 A11A10