课程设计(论文)_基于Atmega128的并行DA(DAC0832)设计.docVIP

PAGE PAGE 20 基于Atmega128的并行DA(DAC0832)设计 院系：武汉理工大学华夏学院信息系 实验学生： 指导老师： 二零一一年七月 目录 1、设计任务………………………………………4 2、芯片简介………………………………………4 2.1 特点…………………………………………4 2.2 引脚说明……………………………………4 2.3 工作原理……………………………………5 2.4 时序分析……………………………………6 3、系统方案设计…………………………………9 3.1 DA转换模块的论证与选择…………9 3.2电流转电压模块的论证与选择………………10 3.3 软件程序模块的论证与选择…………… 10 4、系统理论分析与计算……………………… 11 4.1 电流转电压电路的分析与计算………………11 4.2 软件程序的分析与实现……………………11 5、电路设计………………………………………16 5.1 系统总体框图………………………………16 5.2 单极性电路原理图…………………16 5.3 双极性电路原理图…………………………16 5.4 电源…………………………………………17 6、测试方案与测试结果…………………………17 6.1 测试方案……………………………………17 6.2 测试条件与仪器……………………………17 6.3 测试结果与分析……………………………17 6.3.1 测试结果（数据）……………………18 6.3.2 测试分析与结论……………………….18 附录1 参考文献………………………………… 19 附录2 系统原理图 ………………………………19 1、设计任务 设计制作一个DA转换电路，要求使用Atmega128对测量数据进行处理及显示。DA转换芯片要求使用单片直流输出型8位并行数/模转换器DAC0832。 2、芯片简介 2.1 特点 双缓冲，单缓冲，或直通数字数据输入 ? 可容易地与12位1230系列D/A转换器进行互换且插脚兼容 ? 可直接与所有流通的微型处理器相接 ? 线性指定为零，且只能进行全面调整——不是最佳直线拟合 ? 在±10V全参考4象限倍增中工作 ? 可用于电压转换模式 ? 逻辑输入满足TTL电压水平说明（1.4V逻辑门限值） ? 需要时，可运行“STAND ALONE”（没有μP） 2.2 引脚说明 * D0～D7：8位数据输入线，TTL电平，有效时间应大于90ns(否则锁存器的数据会出错)； * ILE：数据锁存允许控制信号输入线，高电平有效； * CS：片选信号输入线（选通数据锁存器），低电平有效； * WR1：数据锁存器写选通输入线，负脉冲（脉宽应大于500ns）有效。由ILE、CS、WR1的逻辑组合产生LE1，当LE1为高电平时，数据锁存器状态随输入数据线变换，LE1的负跳变时将输入数据锁存； * XFER：数据传输控制信号输入线，低电平有效，负脉冲（脉宽应大于500ns）有效； * WR2：DAC寄存器选通输入线，负脉冲（脉宽应大于500ns）有效。由WR2、XFER的逻辑组合产生LE2，当LE2为高电平时，DAC寄存器的输出随寄存器的输入而变化，LE2的负跳变时将数据锁存器的内容打入DAC寄存器并开始D/A转换。 * IOUT1：电流输出端1，其值随DAC寄存器的内容线性变化； * IOUT2：电流输出端2，其值与IOUT1值之和为一常数； * Rfb：反馈信号输入线，改变Rfb端外接电阻值可调整转换满量程精度； * Vcc：电源输入端，Vcc的范围为+5V～+15V； * VREF：基准电压输入线，VREF的范围为-10V～+10V； * AGND：模拟信号地 * DGND：数字信号地 2.3 工作原理 DAC0832是8分辨率的D/A转换集成芯片。与微处理器完全兼容。这个DA芯片以其价格低廉、接口简单、转换控制容易等优点，在单片机应用系统中得到广泛的应用。D/A转换器由8位输入锁存器、8位DAC寄存器、8位D/A转换电路及转换控制电路构成。 2.4 时序分析 　　 ⑴单缓冲方式。 单缓冲方式是控制输入寄存器和DAC寄存器同时接收资料，或者只用输入寄存器而把DAC寄存器接成直通方式。此方式适用只有一路模拟量输出或几路模拟量异步输出的情形。 在微处理器控制系统中，首先关心的是对 DAC的最大数据流量，或在一次中，若干个 DAC只有一个需要更新时，可以使用单缓冲配置。两个内部寄存器中的一个允许数据通过，另外一个将作为数据锁存器。如果输入寄存器被用作数据锁存器，数字信号馈通会被小型化。通过选通使WR1 降低，使C