课程设计(论文)_基于FPGA的数字频率计的设计.docVIP

下载本文档

0
0
约1.89万字
约 22页
2016-12-04 发布于贵州
举报
版权申诉

课程设计(论文)_基于FPGA的数字频率计的设计.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

课程设计(论文)_基于FPGA的数字频率计的设计

PAGE PAGE 21 目录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc232911348 1 引言 PAGEREF _Toc232911348 \h 2 HYPERLINK \l _Toc232911349 2 FPGA及Verilog HDL PAGEREF _Toc232911349 \h 2 HYPERLINK \l _Toc232911350 2.1 FPGA简介 PAGEREF _Toc232911350 \h 2 HYPERLINK \l _Toc232911351 2.2 Verilog HDL 概述 PAGEREF _Toc232911351 \h 3 HYPERLINK \l _Toc232911352 3 数字频率计的设计原理 PAGEREF _Toc232911352 \h 3 HYPERLINK \l _Toc232911353 3.1设计要求 PAGEREF _Toc232911353 \h 3 HYPERLINK \l _Toc232911354 3.2频率测量 PAGEREF _Toc232911354 \h 3 HYPERLINK \l _Toc232911355 3.2.1时间门限测量法 PAGEREF _Toc232911355 \h 4 HYPERLINK \l _Toc232911356 3.2.2标准频率比较测量法 PAGEREF _Toc232911356 \h 4 HYPERLINK \l _Toc232911357 3.2.3 等精度测量法 PAGEREF _Toc232911357 \h 4 HYPERLINK \l _Toc232911358 3.3方案提出及确定 PAGEREF _Toc232911358 \h 4 HYPERLINK \l _Toc232911359 3.4系统设计与方案论证 PAGEREF _Toc232911359 \h 5 HYPERLINK \l _Toc232911360 3.4.1测频控制信号发生器设计 PAGEREF _Toc232911360 \h 6 HYPERLINK \l _Toc232911361 3.4.2寄存器设计 PAGEREF _Toc232911361 \h 6 HYPERLINK \l _Toc232911362 3.4.3计数器的设计 PAGEREF _Toc232911362 \h 6 HYPERLINK \l _Toc232911363 3.5小结 PAGEREF _Toc232911363 \h 7 HYPERLINK \l _Toc232911364 4 数字频率计的设计 PAGEREF _Toc232911364 \h 7 HYPERLINK \l _Toc232911365 4.1功能模块设计 PAGEREF _Toc232911365 \h 7 HYPERLINK \l _Toc232911366 4.1.1分频器模块 PAGEREF _Toc232911366 \h 7 HYPERLINK \l _Toc232911367 4.1.2测频控制信号发生器模块 PAGEREF _Toc232911367 \h 7 HYPERLINK \l _Toc232911368 4.1.3 32位锁存器模块 PAGEREF _Toc232911368 \h 8 HYPERLINK \l _Toc232911369 4.1.4译码器模块 PAGEREF _Toc232911369 \h 8 HYPERLINK \l _Toc232911370 4.1.5十进制计数器模块 PAGEREF _Toc232911370 \h 9 HYPERLINK \l _Toc232911371 4.1.6用原理图描述的模块 PAGEREF _Toc232911371 \h 9 HYPERLINK \l _Toc232911372 4.2 顶层文件 PAGEREF _Toc232911372 \h 11 HYPERLINK \l _Toc232911373 4.3小结 PAGEREF _Toc232911373 \h 13 HYPERLINK \l _Toc232911374 5 软件的测试 PAGEREF _Toc232911374 \h 13 HYPERLINK \l _Toc232911375 5.1测试的环境 PAGEREF _Toc232911375 \h 13 HYPERLINK \l _Toc232911376 5.2调