數字逻辑电路试卷.docVIP

已知边沿JK触发器的输入信号和时钟信号如下图所示，作出其输出端Q的波形。 1．分析如图所示的组合逻辑电路，写出输出Y的最简与或式,列出其真值表。 2．分析如图所示电路画出它的状态图，指出它是几进制计数器。 3．分析如图所示时序电路，画出其状态转换图和时序图，并简述功能。 1.用3线/8线译码器74LS138和一个与非门设计一个三变量多数表决器，要求输出的电平与输入信号中的多数电平一致。 2.按如图所示的状态图设计同步时序电路。 画出基本触发器在如图所示输入信号作用下的工作波形。 1．分析如图所示的组合逻辑电路，写出输出F的最简与或式,列出其真值表并指出电路的功能。 2．分析下图所示电路，画出它的状态转换图，指出电路形成的是几进制计数器。 3．分析下图所示时序电路，画出状态转换图，并简述功能。 六、设计题（共2小题，每题10分，共计 20分） 1.用数据选择器74153实现一个三变量奇偶校验器，要求当输入信号有奇数个1时，输出信号F为“1”，否则为“0”。 2.利用两片74290级联构成60进制计数器，画出相应电路连线图。 线性代