基本门电路辑功能的测试 - 副本.docVIP

甘肃政法学院 本科生实验报告 （一） 姓名:马大哈 学院:计算机科学学院 专业:计算机科学与技术 班级:2011级计算机科学与技术本科班 实验课程名称:数字逻辑 实验日期: 2012年 9月 13 日 指导教师及职称:张老师 实验成绩: 开课时间：2012-2013学年第一学期 甘肃政法学院实验管理中心印制 实验题目 基本门电路逻辑功能的测试 小组合作 无 姓名 马大哈 班级 2011级计本 学 号 201181110100 一、实验目的 1、验证常用TTL、CMOS基本门电路的逻辑功能。 2、验证三态门的逻辑功能。 3、掌握基本门电路对应的集成块的使用。 二．实验环境 1、数字实验箱一个 2、万用表 3、集成电路： （1） 74LS08 一件 （2） 74LS32 一件 （3） 74LS04 一件 （4） 74LS00 一件 （5） CD4001 一件 （6） 74LS125 一件 三、实验内容与步骤 （1） 74LS08的测试 管脚图如图1-1： 图1-1 74LS08管脚图 测试结果（表一）： 1A 1B 1Y 2A 2B 2Y 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 1 1 1 1 3A 3B 3Y 4A 4B 4Y 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 1 1 1 1 （2） 74LS32的测试 管脚图如图1-2： 图1-2 74LS32管脚图 测试结果（表二）： 1A 1B 1Y 2A 2B 2Y 0 0 0 0 0 0 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 1 3A 3B 3Y 4A 4B 4Y 0 0 0 0 0 0 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 1 （3） 74LS04的测试 管脚图如图1-3： 图1-3 74LS04管脚图 测试结果(表三)： 1A 1Y 2A 2Y 3A 3Y 0 1 0 1 0 1 1 0 1 0 1 0 4A 4Y 5A 5Y 6A 6Y 0 1 0 1 0 1 1 0 1 0 1 0 （4） 74LS00的测试 管脚图如图1-4： 图1-4 74LS00管脚图 测试结果（表四）： 1A 1B 1Y 2A 2B 2Y 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 3A 3B 3Y 4A 4B 4Y 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 （5） CD4001的测试 管脚图如图1-5： 图1-5 CD4001管脚图 测试结果（表五）： 1A 1B 1Y 2A 2B 2Y 0 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 0 3A 3B 3Y 4A 4B 4Y 0 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 0 （6） 74LS125的测试 管脚图如图1-6： 图1-6 74LS125管脚图 测试结果（表六）： 1A ~1OE 1Y 2A ~2OE 2Y 0 0 0 0 0 0 1 0 1 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 3A ~3OE 3Y 4A ~4OE 4Y 0 0 0 0 0 0 1 0 1 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 四、实验过程与分析 由表一看出：A、B同时为1时，Y才为1，即Y=AB.所以 74LS08是与门； 由表二看出：A、B中有一个为1时，Y就为1，即Y=A+B.所以74LS32是或门； 由表三看出：Y与A正好相反，即Y=A’.所以74LS04是非门; 由表四看出：A、B同时为1时，Y为0，即Y=（AB）’，所以74LS00是与非门; 由表五看出： A、B同时为0时，Y为1，即Y=（A+B）’，所以CD4001是或非门; 由表六看出：当~1OE为1时，Y都为0，当~1OE为0时，Y的结果等于A的结果，所以74LS125是三态门。 五、实验总结 将芯片插入试验台时，芯片有豁口的一侧朝左；在试验中一定要注意管脚，插入时先差底下一排的管脚，再插上面一排管脚，管脚不对口时，用镊子轻轻的拨入插口，用力不能大，以免损坏管脚。记得7号管脚接地，14号管脚接VC