认识电脑的大脑-cpu资料.ppt

计算机组成原理与汇编语言程序设计 第3章 CPU原理 一、算术逻辑部件ALU ALU的功能是完成定点算术和逻辑运算，此外还包括完成数值比较、变更数值符号、计算操作数地址等 ALU的核心是加法器，用半加器构成全加器 并行加法器，提高并行加法器速度的关键是尽量加快进位的产生和传递 进位链，基本进位公式，串行、并行进位公式 组内并行，组间并行或串行的进位链 二、运算方法 定点加减运算1、补码加法运算公式2、补码减法运算公式3、补码运算规则 二、运算方法 溢出判别1、基本原则：两个异号数相加不会产生溢出，只有两个同号数相加才有可能溢出2、采用一个符号位：两正数相加，结果为负表明发生正溢，两负数相加，结果为正，表明了生负溢3、采用最高有效位：两正数相加，最高有效位有进位，符号位无进位，表明发生正溢；两负数相加，最高有效位无进位，符号位有进位，表明发生负溢4、采用变形补码：00为正，无溢出；01正溢出；10负溢出；11结果为负，无溢出 二、运算方法 移位1、逻辑移位：左移时低位补0，右移时高位补02、循环移位：首尾相接，左右循环移动3、算术移位：移位后没有溢出时，左移一位相当于乘2，右移一位相当于除2(1)原码移位：保持符号位不变，各位依次左/右移，缺位补0。 (2)补码左移：各位依次左移，最高有效位移到符号位，末位补0(3)补码右移：连同符号位一起，各位依次右移，符号位的值移到最高有效位，而符号位本身保持不变 二、浮点加减运算 对阶操作1、对阶的规则：小阶向大阶看齐2、尾数右移：右移一位，阶码加1，对移掉的最高位进行0舍1入或恒置1 实现尾数的加减运算按定点数加减运算求两数的和或差 二、浮点加减运算 结果规格化及判溢出1、左规：运算结果为11.1x…x或00.0x…x时，要对尾数进行左规，左移一位，阶码减12、右规：运算结果为10.x…x或01.x…x时，要对尾数进行右规，右移一位，阶码加13、判溢出：左规时应判结果是否会下溢，即阶码小于所能表示的最小负数；右规时应判结果是否会上溢，即阶码大于所能表示的最大正数 舍入操作——对移掉的尾数采用恒置1法，在计算时指明 二、无符号整数一位乘法 算法规则1、用乘数的末位与被乘数相乘，然后与部分积相加2、进位，部分积的和，乘数一起右移一位3、重复上述两步 三、CPU模型的组成及其数据通路 基本组成—寄存器(16bit)1、通用寄存器R0 ，R1，R2，R32、暂存器C，D，Z3、指令寄存器IR4、程序寄存器PC5、程序状态字寄存器PS6、堆栈指针SP7、与主存接口的寄存器MAR，MDR 三、CPU模型的组成及其数据通路 基本组成—运算部件ALU1、16bit2、控制信号 基本组成—总线与数据通路结构1、ALU总线2、系统总线 三、CPU模型的组成及其数据通路 基本组成—控制器及微命令的基本形式 1、微操作命令2、脉冲信号3、电位信号4、电位型微命令5、脉冲型微命令6、控制器的主要部件 三、CPU模型的组成及其数据通路 数据传送 1、寄存器之间的数据传送2、主存数据传送到CPU3、CPU数据传送到主存4、执行算术或逻辑运算 四、时序控制方式 指令的执行过程1、取指令2、分析指令3、执行指令(取操作数，执行操作，形成下条指令地址) 指令之间的衔接方式1、串行的顺序安排方式2、并行的重叠处理方式 四、时序控制方式 时序控制方式指微操作与时序信号之间采取何种关系 同步控制方式1、概念 2、特征 3、优点 同步控制方式下的多级时序系统1、指令周期2、机器周期3、节拍(时钟周期)4、时钟脉冲信号 五、指令的执行与组合逻辑控制器 模型机的寻址方式(表3-3) 指令的执行流程1、取指周期FT (图3-20)2、取源操作数周期ST (图3-21) 3、取目的操作数周期DT (图3-21、图3-22)4、执行周期ET (图3-21、22、23、24、25) 五、指令的执行与组合逻辑控制器 六、微程序控制器 组合逻辑控制器1、概念：用组合逻辑电路产生微命令的控制器2、优点：速度快3、缺点：设计繁琐，效率低，检查调试困难，难以修改与扩充 微程序控制器1、微程序控制方式的基本思想2、微程序执行过程的描述3、微程序设计方式的优点：(1)、将程序技术引入到CPU的构成级……(2)、将存储结构引入到CPU，取代…… * * 变址寄存器内容与紧跟指令的位移量相加，为操作数地址 R0～R3,SP,PC X(R) 变址寻址 5 操作数地址紧跟指令 PC DI 直接寻址 4 寄存器内容为操作数