12wjyl微处理器外部结构和总线操作时序1.pptVIP

  • 1
  • 0
  • 约6.05千字
  • 约 45页
  • 2016-12-06 发布于重庆
  • 举报

12wjyl微处理器外部结构和总线操作时序1.ppt

12wjyl微处理器外部结构和总线操作时序1

8086在最小模式下的典型配置: 1、MN/MX接+5V; 2、一片8284,作为时钟发生器; 3、三片8282或74LS373,作地址锁存器; 4、二片8286/8287,作总线驱动器; 5.2 8086/8088总线构成(两种模式) 5.2.1最小模式(组态) MN/MX接+5V 构成小规模的应用系统,只有8086一个微处理器, 所有的总线控制信号均为8086产生,系统中的总线控制逻辑电路,减少到最少。 三态门具有单向导通和三态的特性 E A B 0 0/1 高阻状态 1 0/1 0/1 E A B 5.2.1 8086/8088最小模式:三态门、单向锁存器 常见单向锁存器8282 8282锁存器 5.2.1 8086/8088最小模式: 8282锁存器 双向三态缓冲器 5.2.1 8086/8088最小模式:双向三态缓冲器 OE=0,导通 T=1 A→B T=0 A←B OE=1,不导通 双向三态门具有双向导通和三态的特性 控制端连接在一起,低电平有效 可以双向导通 输出与输入同相 每一位都是一个双向三态门, 8位具有共同的控制端 5.2.1 8086/8088最小模式:双向三态缓冲器 双向8位三态缓冲器8286 8282

文档评论(0)

1亿VIP精品文档

相关文档