A1包、集成电路工具软件（一）.docVIP

A1包、集成电路工具软件（一） 一、供应商资格要求 1、符合《中华人民共和国政府采购法》第二十二条的规定。 2、供应商的资质要求：无 二、技术要求 编号 货物名称 招标要求的技术指标 数量 1 逻辑综合器升级 1、支持将多种硬件描述语言（VHDL、Verilog、SystemVerilog等）的高级设计描述转换成优化的门级设计的能力 使用图形界面和命令行方式进行操作和调试 支持同时优化时序、测试、功耗和面积等方面分布式多核优化技术 支持提供快速的数据通路优化技术(DCU)，还支持数据通路设计的相对位置布局优化技术 采用虚拟布局和布线技术，快速达到时序收敛效果(DC-G) 支持IEEE1801所定义的功耗设计国际规范 提供一年免费软件升级及技术支持服务 1套 2 VHDL编译器升级 1、具备针对VHDL高级硬件描述语言进行编译的能力 提供一年免费软件升级及技术支持服务。 3 硬件描述语言仿真器升级 1、能够提供VHDL/ Verilog HDL混合语言仿真SystemVerilog等设计验证语言及VMM/UVM/OVM验证方法学支持 提供可视化的交互式调试方法，提供形式化逻辑电路验证方法 支持对于设计/验证语言（包括方法学/约束/约束等）进行单步/断点调试 提供智能RTL验证解决方案，内置复杂的断言（native assertion）描述、自动测试平台生成技术、以及代码和断言覆盖引擎，支持验证计划 支持复杂数据通道设计的形式比对 提供一年免费软件升级及技术支持服务。 4 设计库升级 1、★包括适用于设计和验证工作的主要知识产权组件，含高速数据通路部件、 AMBA片内总线、（8051，6811）存储器组合（存储器控制器、存储器 BIST、存储器构建组块）、标准总线和 I/O的验证 IP、常用 Star IP模型的设计视图、板卡验证 IP（≥10000种）和 ASIC芯片设计者使用的Foundry设计库 提供单一使用授权许可即可使用设计库内全部组件 提供一年免费软件升级及技术支持服务。 5 图形化界面升级 1、可以为逻辑综合器提供图形化操作界面 提供一年免费软件升级及技术支持服务。 6 静态时序分析器升级 1、能进行延时计算、静态时序分析和签收 能使用图形界面和命令行方式进行操作，支持检测设计的约束条件，包括在各种负载、温度和电源电压情况下的时序和功耗约束等，还支持信号串扰分析以及噪音分析 支持分布式多模多角（Multi-corner Multi-mode）分析能力，并能够生成完整统一的报告 支持IEEE1801所定义的功耗设计国际规范，提供泄漏电流的优化的脚本反馈给物理优化工具 支持与逻辑综合工具的连接，使用相同的工艺库、数据库、软件环境和命令 支持亿门级别全芯片门级静态时序分析和时序 提供一年免费软件升级及技术支持服务。 7 功耗分析器升级 1、具备对千万门级的电路的分析能力，支持门控时钟电路有效性分析功能 与SPICE相比，门级性能的估算误差为5％－10％ 提供基于事件的峰值功耗验证分辨率达100ps的分析能力 提供一年免费软件升级及技术支持服务。 8 波形分析器升级 1、支持多种波形格式（超过40余种），实时波形显示和64bit文件系统 支持频谱分析、史密斯园图、极坐标图等分析功能 支持交互式眼图、柱状图、二维/三维等扫描分析内嵌ADC、DAC、PLL、DSP、Memory等设计的专业测试工具包 提供一年免费软件升级及技术支持服务。 9 高精度电路仿真器升级 1、支持主流的业界标准和知识产权仿真模型 支持多种互联和信号完整性分析 支持大量单元特性的功能 提供对电路优化、对设计进行测定分析的功能 提供一年免费软件升级及技术支持服务。 10 集成电路设计培训包 1、涵盖集成电路设计全部流程，包括前端设计软件服务平台：具备实现从RTL到netlist相关设计的逻辑综合，时序分析与签核，低功耗设计，可测性设计，验证及等效性检查等各项功能；后端设计软件服务平台：具备实现从netlist到GDSII相关设计的布局布线，参数提取，DRC/LVS设计规则检查等各项功能20用户，3年授权 1套 注：以上加“_________”部分为★条款内容，如不满足，按无效投标处理。 三、投标保证金 1、投标保证金数额：人民币伍万肆仟玖佰圆整(￥54900.00)。 2、投标保证金交纳采用下列形式之一：银行本票、银行汇票、电汇。投标保证金为电汇形式的，汇款单上须注明采购项目编号、包号。若交款人名称与投标人名称不一致，投标人须出具加盖公章的书面材料，退款时，款项退至投标人帐户。 收款单位：山东省省级机关政府采购中心 开户银行：建行济南市高新支行黄金时代分理